神戸大学附属図書館デジタルアーカイブ
入力補助
English
カテゴリ
学内刊行物
ランキング
アクセスランキング
ダウンロードランキング
https://hdl.handle.net/20.500.14094/0100477305
このアイテムのアクセス数:
52
件
(
2025-05-29
15:48 集計
)
閲覧可能ファイル
ファイル
フォーマット
サイズ
閲覧回数
説明
0100477305 (fulltext)
pdf
4.16 MB
50
メタデータ
ファイル出力
メタデータID
0100477305
アクセス権
open access
出版タイプ
Version of Record
タイトル
In-Place Evaluation of Powering and Signaling Within Fan-Out Multiple IC Chip Packaging
著者
Sonoda, Hiroki ; Kasai, Ryo ; Tanaka, Daisuke ; Murakami, Yoshihide ; Mihara, Kyoshi ; Araga, Yuuki ; Watanabe, Naoya ; Shimamoto, Haruo ; Kikuchi, Katsuya ; Miki, Takuji ; Nagata, Makoto
著者名
Sonoda, Hiroki
著者名
Kasai, Ryo
著者名
Tanaka, Daisuke
著者名
Murakami, Yoshihide
著者名
Mihara, Kyoshi
著者名
Araga, Yuuki
著者名
Watanabe, Naoya
著者名
Shimamoto, Haruo
著者名
Kikuchi, Katsuya
著者ID
A2070
研究者ID
1000060754629
著者名
Miki, Takuji
三木, 拓司
ミキ, タクジ
所属機関名
科学技術イノベーション研究科
著者ID
A1664
研究者ID
1000040274138
KUID
https://kuid-rm-web.ofc.kobe-u.ac.jp/search/detail?systemId=d95950c0807b572f520e17560c007669
著者名
Nagata, Makoto
永田, 真
ナガタ, マコト
所属機関名
科学技術イノベーション研究科
言語
English (英語)
収録物名
IEEE Transactions on Components, Packaging and Manufacturing Technology
巻(号)
12(7)
ページ
1140-1149
出版者
Institute of Electrical and Electronics Engineers (IEEE)
刊行日
2022-07
公開日
2022-10-21
抄録
This article confirms the advantage of fan-out (FO) packaging in the electrical performance of power delivery among integrated circuit (IC) chips with the best use of land side capacitors (LSCs). On-chip in-place waveform measurements quantitatively evaluate the integrity of powering and signaling within FO wafer level packaging (FOWLP) multiple chip module (MCM) demonstrators, where a pair of IC chips are assembled with LSCs with different sizes and structures. The IC chip incorporates an array of 12 digital cores and on-chip waveform monitor (OCM) circuits. Each digital core consists of a low-voltage differential signaling (LVDS) transceiver channel that is backed by a static random access memory (SRAM)-based built-in self test (BIST) module and supplied by an on-chip voltage regulator module (VRM). The LSCs are placed on the bottom side of an FO interposer and inserted between the output of VRM and the ground plane almost ideally with the shortest length of physical traces. A Si membrane capacitor of 10 nF sustains the lowest power line impedance over the frequency range of 2.0 GHz more constantly than a multilayer ceramic counterpart, and attenuates the high-order harmonic frequency components to the clocking frequency at 750 MHz. The leverage of LSCs in powering also improves signaling and helps achieve the wider eye openings in LVDS channels. The implications are elaborated for the capacitor selections with respect to the physical types of capacitors, the size of capacitances, and the level of shares in power delivery among digital cores, all toward the higher level of integrity in powering and signaling in FOWLP MCMs.
キーワード
Fan-out (FO) packaging
low-voltage differential signaling (LVDS)
multichip module
on chip monitoring
power delivery network (PDN)
power integrity
power noise
signal integrity
Si capacitor (SiCap)
カテゴリ
科学技術イノベーション研究科
学術雑誌論文
権利
This work is licensed under a Creative Commons Attribution 4.0 License. For more information, see https://creativecommons.org/licenses/by/4.0/
関連情報
DOI
https://doi.org/10.1109/TCPMT.2022.3179149
詳細を表示
資源タイプ
journal article
ISSN
2156-3985
OPACで所蔵を検索
CiNiiで学外所蔵を検索
eISSN
2156-3985
OPACで所蔵を検索
CiNiiで学外所蔵を検索
ホームへ戻る