



逐次実行型Prolog専用計算機に関する研究

田村, 直之

(Degree)

博士 (学術)

(Date of Degree)

1985-03-31

(Date of Publication)

2007-10-11

(Resource Type)

doctoral thesis

(Report Number)

甲0524

(URL)

<https://hdl.handle.net/20.500.14094/D1000524>

※ 当コンテンツは神戸大学の学術成果です。無断複製・不正使用等を禁じます。著作権法で認められている範囲内で、適切にご利用ください。



博 士 論 文

逐次実行型Prolog専用計算機に関する研究

昭和59年12月

神戸大学大学院自然科学研究科

田 村 直 之

目次

	ページ
第1章 緒論	1
第2章 高級言語と高級言語マシン	4
II. 1 緒言	4
II. 2 高級言語と高級言語マシン	4
II. 2. 1 高級言語	4
II. 2. 2 セマンティックギャップ	5
II. 2. 3 高級言語マシン	6
II. 3 人工知能と記号処理専用マシン	7
II. 3. 1 人工知能と記号処理言語	7
II. 3. 2 記号処理専用マシン	8
II. 4 結言	9
第3章 逐次実行型Prologマシンシステム的设计	10
III. 1 緒言	10
III. 2 Prolog言語とその特徴	10
III. 2. 1 Prologの歴史	11
III. 2. 2 Prologの特徴	12
III. 2. 3 Prologのアプリケーション	13

III. 3	Prologマシン	13
III. 3. 1	Prologマシンへの期待	13
III. 3. 2	DEC-10 Prologと DEC-10/20のアーキテクチャ	16
III. 3. 3	並列実行型Prologマシン	17
III. 3. 4	逐次実行型Prologマシン	18
III. 3. 5	逐次実行型Prologマシンの アーキテクチャ	19
III. 4	逐次実行型PrologマシンPEKの設計	20
III. 4. 1	開発の目的と基本設計方針	20
III. 4. 2	ハードウェアの設計方針	22
III. 4. 3	ソフトウェアの設計方針	23
III. 5	結言	24
第4章	逐次実行型Prologマシンシステムの全体構成	26
IV. 1	緒言	26
IV. 2	システムの全体構成	26
IV. 3	結言	28
第5章	逐次実行型Prologマシンシステムのハードウェア	29
V. 1	緒言	29
V. 2	アーキテクチャ上の特徴	29
V. 3	ハードウェア構成	31

V. 4	実行用ハードウェアの機能	33
V. 4. 1	マイクロプログラム制御	33
V. 4. 2	語形式	37
V. 4. 3	データバスとバス構成	39
V. 4. 4	メモリモジュールとアドレス形式	40
V. 4. 5	実行制御用ハードウェア	43
V. 4. 6	ユニフィケーション用ハードウェア	44
V. 4. 7	バックトラック用ハードウェア	49
V. 5	マイクロ命令形式	50
V. 6	ホストプロセッサとのインターフェース	53
V. 7	デバッグ・評価用ハードウェア	55
V. 8	結言	55

第6章	逐次実行型Prologマシンシステムのソフトウェア	57
VI. 1	緒言	57
VI. 2	ソフトウェア構成	57
VI. 3	開発支援用ソフトウェア	58
VI. 3. 1	モニタ/デバッガシステム	58
VI. 3. 2	マイクロアセンブラシステム	61
VI. 4	Prologインタプリタ	67
VI. 4. 1	Prolog言語の仕様	67
VI. 4. 2	Prologインタプリタシステムの 構成	67
VI. 5	結言	81

第7章 逐次実行型Prologマシンシステムの評価	83
VII. 1 緒言	83
VII. 2 評価プログラムと実行結果	83
VII. 3 システムの評価	87
VII. 3. 1 各ハードウェアモジュールの評価	87
VII. 3. 2 システムの総合評価	91
VII. 4 結言	92
第8章 結論	94
参考文献	97
付録	103
謝辞	107

第1章 緒論

計算機が開発された当初は、計算機がハードウェアで直接実行できる機械語によってプログラミングが行われていたが、機械語によるプログラミング作業は多くの労力を必要とし、正しいプログラムを作成するのが困難なため、より人間の思考水準に近い高レベルなプログラミング言語が開発され、広く使用されるようになった。これらの高級言語（あるいは高水準言語）には、FORTRAN、ALGOL、COBOL、PL/I、Ada、LISP などがあり、それぞれの特徴に応じて使い分けられている。しかし、高級言語での記述のレベルと、計算機が実際に実行できる命令のレベルには大きな差があり、このセマンテックギャップの解消が計算機科学での大きな課題の一つとなっている。このため、高級言語で記述したプログラムを直接ハードウェアあるいはファームウェアによって実行できる高級言語専用計算機（以下、高級言語マシンと呼ぶ）への期待が高まり、各種の言語について研究が進められている。

高級言語のうちLISPやSNOBOLに代表される記号処理言語は、リスト（記号の列）や文字列などの非数値データ処理用の言語であり、人工知能や知識工学などの分野で使用され、その応用分野は急速に広がっている。ところが、記号処理言語では記号列や文字列などの非数値データを取り扱うため、数値データ処理用に設計された従来の計算機とのセマンテックギャップが大きく、記号処理専用マシンの必要性の認識が深まってきている。

本論文で述べるPrologも記号処理言語の一種であり、エキスパートシステムなどの人工知能や知識工学への応用が期待されている比較的新しい言語である。Prologはまた、論理型プログラミング言語でもあり、ユニフィケーション機能や

バックトラック機能などのこれまでの言語にはない数々の特徴を持っている。これらの特徴は、人工知能や知識工学での応用プログラムを書く上で、非常に強力な記述能力を与えてくれるが、一方でProlog処理系の効率が低くなる原因にもなっている。したがって、Prologのプログラムを効率よく実行するためのアーキテクチャの研究が重要な課題である。

そこで、本論文ではProlog専用計算機（以下、Prologマシンと呼ぶ）の備えるべき特徴について検討し、実際にそのような特徴を備えたPrologマシンの設計・開発を行う。このPrologマシンPEK（Prolog Engine of Kobe University）は、Prologのプログラムを高速に実行するためのアーキテクチャの研究を目的としたマシンで、

- 逐次実行
- マイクロプログラム制御
- インタプリタ方式
- ストラクチャシェアリング方式

などを、基本設計方針とし、

- タグアーキテクチャ
- メモリの分散化と低レベル並列処理
- マッチング回路
- 自動トレイル回路
- 自動アンドゥ回路

など、各種のProlog向けのハードウェア機能を備えている。

さらに、このマシン上にインタプリタ形式のProlog処理系を開発し、ベンチマークプログラムによるシステムの性能評価を行う。

以下に本論文の構成を示す。

第2章では、総論として、高級言語を効率よく実行するための高級言語マシンの必要性について、そのうち特に、人工知能・知識工学の分野での記号処理専用マシンへの要求について述べる。

第3章では、Prolog言語の特徴と応用分野について概括したあと、Prologを高速に実行するためのアーキテクチャについて検討する。さらに、この検討結果をもとにして、逐次実行型Prologマシンシステムの設計を行う。

第4章では、第3章の設計方針に基づいて作成した、逐次実行型Prologマシンシステムの全体構成について述べる。

第5章では、逐次実行型Prologマシンシステムのハードウェア構成およびアーキテクチャ上の特徴と実現方法について述べる。

第6章では、逐次実行型Prologマシンシステムのソフトウェア構成と開発支援システム、Prologインタプリタシステムについて述べる。

第7章では、ベンチマークプログラムの実行結果をもとにして、逐次実行型Prologマシンシステムの評価を行う。特に、Prolog専用のハードウェア機能が実行速度の改善に寄与した割合を検討し、評価結果の考察を行う。

第2章 高級言語と高級言語マシン

II. 1 緒言

本章では、高レベルの記述能力を持つ高級言語を効率よく実行するための高級言語マシンの必要性について述べる。

緒論で述べたように、現在ではFORTRAN やALGOL などの高級言語によるプログラミングが一般的である。しかし、これらの高級言語による記述のレベルと、計算機が実際に実行できる命令のレベルには大きな差があり、このセマンティックギャップの解消が計算機科学での大きな課題の一つとなっている。このため、高級言語によるプログラムを直接ハードウェアあるいはファームウェアで実行できる高級言語マシンへの期待が高まり、各種の言語について研究が進められている。

特に、人工知能や知識工学の分野で広く使用されている記号処理言語は非数値データを取り扱うため、従来の計算機のアーキテクチャとの整合性が悪く、記号処理専用マシンの必要性への認識が深まってきている。

II. 2 高級言語と高級言語マシン

II. 2. 1 高級言語

計算機が開発された当初は、計算機がハードウェアで直接実行できる機械語によってプログラミングが行われていた。しかし、機械語によるプログラミング作業は多くの労力を必要とし、正しいプログラムを作成するのが困難なため、より人間の思考水準に近い高レベルなプログラミング言語が開発され、広く使用されている。これらの高級言語（あるいは高水準言語）には、FORTRAN, ALGO

L.COBOLE.PL/I.Ada.LISP などがあり、それぞれの特徴に応じて使い分けられている。

しかしながら、通常の計算機においては、これらの高級言語で記述されたプログラムを直接ハードウェアで実行することはできないため、ソフトウェアによる処理が行われている。その処理方式には大きく

- ・ コンパイラ方式
- ・ インタプリタ方式
- ・ コンパイラ・インタプリタ方式

の3つの方式がある。

コンパイラ方式は、高級言語で記述されたソースプログラムを機械語に翻訳したのち実行する方式であり、インタプリタ方式は、ソースプログラムそのもの、あるいはそれと一対一に対応する中間言語に変換したプログラムを解釈実行する方式である。コンパイラ・インタプリタ方式は、前記の2方式の中間的な方式で、ソースプログラムをソース言語と機械語の中間のレベルの中間言語のプログラムに翻訳したのち、そのプログラムを中間言語インタプリタで解釈実行する。

II. 2. 2 セマンティックギャップ

これらの3方式のすべてについて言えることは、これらの方式は現実に存在する計算機の命令レベルと高級言語の命令レベルの差（セマンティックギャップと呼ばれる）を埋めるための手段である。ところが、高級言語の記述レベルが上がり、人間の思考レベルに近づくにしたがって、セマンティックギャップは広がり、コンパイラやインタプリタの負担が増大してきた。

また、ソフトウェアの信頼性の面からも、セマンティックギャップは大きな問題となっている。たとえば、実行時に配列の添字の範囲チェックやデータタ

イブのチェックを行うことは、ソフトウェアの信頼性を著しく向上させるが、通常の計算機で行うには負担が大きすぎる。

II. 2. 3 高級言語マシン

このようなセマンティックギャップを解消することを目的として、各種の高級言語専用計算機（高級言語マシン）が提案・開発されてきた。

1961年に開発されたバロース社のB-5000およびB-5500, B-6500 は商用マシンではあるが、ALGOL のプログラムの効率的な実行を目的として、いくつかの革新的なアーキテクチャを採用している[Organic 73]。その一つは、ディスクリプタの採用であり、他の一つはスタックの採用である。

ディスクリプタはデータのタイプや性質を示すためにデータ一つ一つやデータのかたまりに対して付けられたもので、Hiffeによって提案されたタグと同様のものである。タグやディスクリプタはハードウェアによる実行時のタイプチェックを可能にし、データタイプに応じた処理の使い分けを容易にする。

B-5000のもう一つの特徴であるスタックも、セマンティックギャップを埋めるための非常に有効なアーキテクチャである。スタックを用いた制御構造はALGOL やPL/Iなどのブロック構造、再帰呼び出し機構、あるいは割り込み処理などの効率的な管理を可能にする。スタックの考え方は、マイクロコンピュータのアーキテクチャにも大きな影響を与えている。

B-5000以降、FORTRAN, COBOL, PASCAL, APL, LISP, SNOBOLなどの高級言語に対するマシンが発表されている。これらの高級言語マシンのほとんどは1951年Wilkesによって提案されたマイクロプログラム制御方式を採用している。マイクロプログラム制御方式は、プロセッサの制御部を組織的に設計する技法として提案されたが、IBM 360 シリーズで採用されて以来、コンピュータシステムの基本的な構成技法となった。高級言語マシンの場合は、前述のセマンティックギ

ギャップをマイクロプログラム、すなわちファームウェアのレベルで吸収することをねらいとしている。

これらの高級言語マシンの開発が進められるようになってきた要因をまとめると、まず第一に、セマンティックギャップの解消への要求が高まってきたこと、第二に半導体集積回路技術の進歩が、高級言語マシンの製作をしだいに容易にしていること、第三に計算機の会話的利用形体が広まり、ワークステーションに代表されるスタンドアロンでパーソナルな使用の可能な計算機への要求が増してきていること、の三点が上げれる。

II. 3 人工知能と記号処理専用マシン

前節では高級言語と高級言語マシンについて述べたが、本節では人工知能と、LISPマシンに代表される記号処理専用マシンについて述べる。

II. 3. 1 人工知能と記号処理言語

人工知能と呼ばれる分野には大きく分けて2つの立場がある。一つは、人間の知能のメカニズムを解明することを目的とした科学的立場で、認知科学あるいは認知心理学と呼ばれることが多い。もう一つの立場は、人間の知的能力を計算機に与えることを目的とした工学的立場である。現時点では明らかに、計算機的能力と人間の能力には大きなへだたりがある。人間が推論や言語・音声・画像などの認識を効率よく行っているのに対し、現在の計算機は数値を計算する能力には優れているが、これらの処理を効率よく実行しているとは言えない。

このような知的な能力が必要とされている応用分野は数多くあるが、最近特に注目されているのは、エキスパートシステムと呼ばれるシステムである。たとえば、ある種の病気診断では、診断手順は定式化されていないが、熟練した

医者は各種の経験的な知識や法則を用いて診断を下している。エキスパートシステムはこのような専門的な知識を計算機内に蓄えておき、未知な問題に対する答えを自動的に作り出すための一種のコンサルタントシステムである。医学以外にも化学、分子生物学、鉱業などへの応用が研究されている。

このようなエキスパートシステムを実現するためには、知識の簡潔な表現が可能なデータ構造を取り扱え、効率のよい推論システムが作成可能な言語、すなわち記号処理能力や柔軟な制御構造を持った言語が必要になる。このような機能を備えた言語として、人工知能の研究では古くからLISPが用いられてきた。実際には、LISPは人工知能だけを対象とした言語ではなく、汎用の記号処理言語であるが、上記のような特徴をもつ効率的な言語として、各種の人工知能の分野で利用されている。

II. 3. 2 記号処理専用マシン

LISP[McCarthy 62] やSNOBOLに代表される記号処理言語は、リスト（記号の列）や文字列などの非数値データを取り扱うための言語であり、人工知能やテキスト処理などの分野で使用され、その応用分野は急速に広がっている。ところが、現在の一般の計算機は数値計算を主目的として設計されているため、記号処理言語とのセマンティックギャップは大きく記号処理専用マシンへの期待は年々高まってきている。

Purdue大学のShapiro はSNOBOL 4を高速に処理するためのSNOBOLマシンを提案した。このマシンには、動的に変化するデータを表現するためのディスクリプタや、文字列のパターンマッチングにおけるバックトラック処理のためのスタック機構などが備えられている[Yamamoto 82]。

また、LISPマシンとしては、Xerox PARCのAItto、MIT のCONSを始めとして、国内外で数多くのマシンが開発されている[Yasui 82]。LISPマシンの多くも、

タグアーキテクチャ (tagged architecture) やハードウェアによるスタックを採用しており、記号処理の性能向上にはこの二つの機能が有効に働くことを示している。

II. 4 結言

本章では、高級言語を効率よく実行するための高級言語マシン、そのうち特に、記号処理言語のための記号処理専用マシンの必要性和、タグやスタックなどの記号処理専用マシンのアーキテクチャ上で重要な機能について述べた。記号処理言語は人工知能や知識工学の分野で利用されており、今後もエキスパートシステムなどの研究が進むにしたいがい、利用分野がますます広がっていくと思われる。したがって、記号処理専用マシンのアーキテクチャの研究が重要な課題であるといえる。

第3章 逐次型Prologマシンシステムの設計

Ⅲ. 1 緒言

本章では、逐次実行型Prologマシンシステムの開発目的と設計方針について述べる。

Prologは前章で述べた記号処理言語の一種であり、人工知能や知識工学への応用が期待されている比較的新しい言語である。Prologはまた、論理型プログラミング言語でもあり、これまでの言語にはない数々の特徴を持っている。これらの特徴は、人工知能や知識工学での応用プログラムを書く上で非常に強力な記述能力を与えてくれるが、一方でProlog処理系の効率が低くなる原因にもなっている。

そこで、本章ではProlog言語の特徴と応用分野について概括したあと、Prologを高速に実行するためのアーキテクチャについて検討する。さらに、この検討結果をもとにして、逐次実行型PrologマシンPEKの設計を行う。

Ⅲ. 2 Prolog言語とその特徴

前章では、非数値データを取り扱う記号処理言語の応用が広まるにともない記号処理専用マシンへの要求が高まってきていることを述べた。

本節で述べるPrologも記号処理言語の一種であり、リストや文字列などの非数値データを処理する能力を備えている。最近では、LISPにかわる、人工知能や知識工学での応用プログラム開発用の言語として注目を集めている。

これまではエキスパートシステムの分野でも、LISPが広く利用されてきた。ところが、1970年フランスのマルセイユ大学で開発されたPrologは、一階の述

語論理を基礎とし、低レベルではあるが推論機構を備えているため、エキスパートシステム開発用の言語として適していることが報告され[Clark 80][Mizoguchi 83]、すでにいくつかのシステムが開発されている[Kimura 82]。

また、知的コンピュータの開発を目指している新世代コンピュータ技術開発機構(略称 ICOT)で、第五世代コンピュータ[Fuchi 82]の核言語第0版に Prologを選んだこともあり[Chikayama 83a]、Prologによる応用プログラムの開発が世界中で進められている。

III. 2. 1 Prologの歴史

Prologの最初の処理系は15年ほど前の1970年にフランスのマルセイユ大学で開発され、フランス語理解システム、数式処理システム、プラン作成システム、定理証明システムなどに使用された。この処理系は、インタプリタシステムであり、最初はALGOL-W、2年後にFORTRAN 上に作成されたが、速度が遅く、応用範囲が限られてくるため、1977年イギリスのエジンバラ大学で、最初のPrologコンパイラシステムが開発された[Pereira 78][Warren 77a]。この処理系の速度はLISP処理系の速度に匹敵すると伝えられており[Warren 77b]、現在で最も広く使用されている処理系の一つである。

そのほか、代表的な処理系としてウォータールー大学版、IC-PROLOG などがあり、日本でもDURAL [Goto 83]、Prolog/KR などが開発されている。<付表-1>に初期のProlog処理系を、<付表-2>に代表的な処理系の速度を示しておく。

Prologの機能拡張についても、研究が進められており、LISPとの結合[Sato 83]、文字列処理の導入[Umemura 83]、並列動作制御機構の導入[Shapiro 82][Clark 83]、オブジェクト指向プログラミングの導入[Chikayama 83b][Takeuchi 83]などが検討されている。

III. 2. 2 Prologの特徴

PrologはFORTRAN,ALGOL,COBOL,PL/Iなどの手続き型言語とは異なった実行制御を行う非手続き型言語の一種である。非手続き型の言語には、関数型、論理型、項書き換え型などの種類があるが、Prologはそのうちの論理型プログラミング言語であり、その名前もProgramming in Logicからきている。また、非数値データを取り扱うことから、記号処理言語の一つでもある。

Prologは一階の述語論理に対する推論方法である導出原理 (resolution principle) を基礎としている。導出原理は1965年にRobinsonが考案し[Robinson 65]、定理の自動証明[Chang 73]あるいは人工知能の分野で広く応用されてきた[Nilsson 80]。

Prologの実行メカニズムはこの導出原理そのものであり、プログラムを一階の述語論理式として静的に解釈でき、プログラムの実行過程も論理式に対する推論 (logical inference) 過程としてとらえることができる。したがって、Prolog処理系の速度を推論の速度 (単位LIPS、logical inference per second) によってあらわすことが多い。また、導出原理を用いた推論を実行するために、パターン照合の一般化であるユニフィケーション (unification) の機能や、推論が間違っていた場合の後戻り処理であるバックトラック (backtracking) の機能を有している。

Prologの理論的基礎は、エジンバラ大学のKowalskiらを与えた[Kowalski 74][Emden 76]。このように、プログラムのセマンティックス (意味論) が明確になっているため、プログラムの自動変換や自動合成あるいは正当性の証明などが容易になる。

Ⅲ. 2. 3 Prologのアプリケーション

これらのProlog言語の特徴を生かしたアプリケーションについても、各種の分野で研究が進められており、Prologの記述力の高さが認識されつつある。

Prologを論理型言語としての側面から見ると、Prologをプログラムの仕様記述、正当性の検証、自動変換、自動合成などに応用することが考えられる。また、プログラムではなく論理回路に対する仕様記述、検証、変換、合成についても研究が進められている。

Prologとデータベース、特に関係データベースシステムとの関連も重要なアプリケーションの一つである。これをさらに進めて、知識工学における知識ベースとの結合についても活発に研究されている。

Prologの人工知能あるいは知識工学への応用も、すでに述べたエキスパートシステム[Mizoguchi 83][Kimura 82]を始めとして、自然言語での質問応答システム、自然言語の構文解析システム[Matsumoto 83]、知識獲得システム[Kitakami 84]等が発表されている。

その他、数式処理、コンパイラ作成、CAD、CAIなどへの応用も研究が進められている。

Ⅲ. 3 Prologマシン

Ⅲ. 3. 1 Prologマシンへの期待

前節で述べたように、Prolog言語はこれまでの言語にない特徴を持っており、特に知識工学や人工知能の分野での利用が広まりつつある。

ところが、これらの特徴のため、Prologの実行制御方式はこれまでの言語の実行制御方式と大きく異なっている。たとえば、Prologのユニフィケーションは通常の言語での引数の結合に相当するが、引数の結合の場合、仮引数は常に


変数であり、引数結合時の代入の方向は一方向に固定されている。しかし、ユニフィケーションの場合は、仮引数の位置に構造体などのパターンを記述することができ、代入の方向は実行時でないと決定できない。

また、通常の言語でのサブルーチン呼び出しあるいは関数呼び出しに相当する述語呼び出しの処理も複雑である。サブルーチンや関数の場合は、呼び出された時に実行管理情報（リターンアドレスや局所変数の値など）を格納するためのコントロールフレームを作成し、呼び出し元へ戻るときにコントロールフレームを消去すればよい。他方、Prologの述語呼び出しの場合は、バックトラック時に前回の続きから実行を再開する必要があるため、直ちにコントロールフレームを消去することはできない。さらに、バックトラック時には変数の値も元の値に戻す必要があり、そのための特別な処理が必要になる。


そのほか、リストなどの構造をもったデータ（構造体、structure）の取り扱い方法も問題である。現在、構造体の表現方法には、ストラクチャシェアリング（structure sharing）方式[Boyer 72][Warren 77a]とストラクチャコピー（structure copying）方式[Bruynooghe 82][Mellish 82]がある。たとえば、次の二つの構造体、

$$f(X, a)$$
$$f(g(Y), Y)$$

のユニフィケーションを行う場合（ここで大文字は変数を表す）、 X に $g(a)$ を Y に a を代入することによりユニファイ（unify）できる。ここで、 X に代入された $g(a)$ はもとの二つの構造体中には現れていない新しい構造体である。ストラクチャコピー方式では、新しい構造体そのものをコピーにより作成する。



ストラクチャシェアリング方式では、もともとあった構造体 $g(Y)$ を利用し、新しい構造体を間接的に表現する。



変数 X 中の左側のポインタは、構造体中に現れる変数の値を保持している変数フレームの先頭アドレスを示す。このように、構造体を変数フレームと構造体の骨組み (skeleton) の組で表現したものはモレキュール (molecule) と呼ばれる。

ストラクチャコピー方式では、変数への代入時に構造体をコピーする必要があるが、要素を直接に参照できる。一方、ストラクチャシェアリング方式の場合は、代入時にはモレキュールを作るだけでよいが、要素の参照が間接的になる。したがって、代入時のオーバーヘッドと参照時のオーバーヘッドを比較すればよい。ところが、これは実行するPrologのプログラムの性質に大きく依存しており、大きな差は認められないことが報告されている[Shimazu 83]。しかし、実際の処理系、特に初期のものではストラクチャシェアリング方式が多い。

このように、これまでのプログラミング言語の制御構造とPrologの制御構造では異なった部分が多いため、FORTRAN などの既存の言語を効率よく実行する計算機上にProlog処理系を作成しても、Prologのプログラムを効率よく実行できるは限らない。

エジンバラ大学で開発されたDEC-10 Prolog [Bowen 81]は、現在で最も効率のよい処理系であり、同一計算機上のLISP処理系と同程度の性能を持つことが報告されている[Warren 77b]。しかしながら、LISPと同程度の性能が出せるということは、逆にいえば、DEC の計算機を含めた一般の計算機上でのProlog処理系の性能の限界と考えることができる。すなわち、DEC-10 Prolog 以上の性能を得るためには、アーキテクチャの改善が必要だと言える。

さらに、DEC-10 Prolog の場合は大型計算機上の処理系であるため、スタンダードアロンでパーソナルな使用の可能な低価格のマシンへの要求が高まってきている。

III. 3. 2 DEC-10 Prologと DEC-10/20のアーキテクチャ

しかし、DEC 2060を含めたDEC-10/20 シリーズのアーキテクチャには興味深い点が多く、汎用計算機ではあるが、いくつかのPrologに適した機能を備えている。すなわち、

- ① アドレッシング機能が豊富にあり、複雑なデータ構造に対しても高速にアクセスできること
- ② 一語36ビットの幅を持ち、それを18ビットの2つのフィールドに分割して使用できること
- ③ 各命令語には、インダイレクトビット (indirect bit) と呼ばれる1ビットが用意されており、そのビットが1になっている限り、自動的に間接ア

ドレス修飾を行う実効アドレス計算 (effective address calculation) の機能があること

などがPrologの実効速度改善に役立っていると考えられる[Warren 77a]。特に、DEC-10 Prolog で採用しているストラクチャシェアリング方式の場合、構造体をモレキュールと呼ばれる、変数フレームアドレスとスケルトンアドレスの組で表現するが、DEC 2060では上記の②の機能により、モレキュールを一語で表現できる。また、変数に代入された値を参照する時にディリファレンス (dereference) と呼ばれる、ポインタをたぐる処理が必要になるが、③の機能により機械語一命令で実行できる。したがって、これらの機能はPrologマシンにも必要な機能だと言える。

Ⅲ. 3. 3 並列実行型Prologマシン

Prologマシンには並列実行型と逐次実行型の二つが考えれる。並列実行型Prologマシンは複数台のプロセッサを並列に動作させる方式であり、逐次実行型Prologマシンは基本的には一台のプロセッサにより実行を行う方式である。

Prolog言語は非手続き型の言語であるため、データフロー (data flow) やリダクション (reduction) などの並列アーキテクチャとの整合性がよいと考えられており、その方面からの研究が特に盛んに行われている[Ito 84][Motooka 84][Hasegawa 84]。

しかし、実際に使用されているPrologプログラムの並列度は 2~3でそれほど大きくないことが報告されており[Onai 84]、構成要素である一台のプロセッサの性能が高くない限り、全体の性能も上がらないと言える。このことは、D.H.D.Warrenらも、並列Prologマシンでは逐次実行の部分の性能が全体の性能のボトルネックになると指摘している[Tick 84]。

したがって、逐次実行の性能向上を含めた、逐次実行型Prologマシンの研究

が重要な課題になる。

Ⅲ. 3. 4 逐次実行型Prologマシン

逐次実行型Prologマシンのアーキテクチャに関してもいくつかの研究が進められている。

I C O T の P S I (Personal Sequential Inference) マシンは、評価用および今後の開発用ツールとして開発されたマシンである[Uchida 83][Taki 84][Yokota 84]。P S I マシンでは、DEC-10 Prolog 相当のK L O (Kernel Language version 0) と呼ばれる言語を機械語としてファームウェアにより解釈実行する。マシンアーキテクチャ上の特徴は、タグアーキテクチャ、ハードウェアスタック、マルチプロセス支援用のハードウェア、豊富なアドレス形式、強力なディスパッチ機構などであり、Prolog専用の特殊なハードウェアは備えられていない。しかし、DEC-10 Prolog コンパイラ以上の性能を目標にした場合、たとえば50K LIPSをインタプリタで出そうとすると、マシンサイクルが200ナノ秒のマシンでは、100命令の間に一回の推論を行わなければならない。したがって、Prolog専用のハードウェア機能、あるいは単一命令内での複数のハードウェア制御などの機構を取り入れて、一命令の機能を高めない限り、Prologプログラムの高速実行は不可能であろう。

Evan Tick とDavid D.H. Warren が提案したPrologマシンでは、Prologプログラムを低レベルの命令セット (reduced instruction set) にコンパイルし、パイプライン制御により高速に実行する[Tick 84]。もちろん、Prologのプログラムを効率のよいコードにコンパイルする方法は重要な研究課題であるが、LISPマシンやPrologマシンの使用形体が会話的利用中心であることを考えると、Prologマシンはコンパイルされたプログラムを高速に実行するだけでなく、インタプリタによる実行も高速に行える能力が必要である。

Ⅲ. 3. 5 逐次実行型Prologマシンのアーキテクチャ

このように、逐次実行型Prologマシンに関する研究はいくつか進められているが、研究の歴史は浅く不十分な点が残されている。したがって、より高い実行効率を目指したPrologマシンのアーキテクチャの研究が望まれる。

これまでに述べた点から、逐次実行型Prologマシンの満足すべき条件をまとめると、

- ① 高速、高性能であること。少なくともDEC 2060上のDEC-10 Prolog コンパイラと同程度の性能を持つこと
- ② パーソナルな使用が可能なこと。したがって、マシンの製造コストが低く、TTLなどの既存のテクノロジーで開発できること
- ③ インタプリタによる実行形体を主とし、さらにコンパイラも備えていること

などが上げられる。

さらに、アーキテクチャ上で備えるべき特徴は

- ④ タグやディスクリプタなどのデータの種別を示すための機能を備えていること
- ⑤ ハードウェアスタックなど、高機能を持ったメモリと豊富なアドレッシング機能を有していること
- ⑥ 低レベルでの並列処理をできる限り取り入れ、ハードウェアの並列制御を可能にすること
- ⑦ そのほか、Prolog専用のハードウェア機能を備えており、Prologプログラムの高速実行が可能なこと

などが考えられる。また、構造体の表現方法としてストラクチャシェアリング方式を採用した場合には、DEC-10/20 シリーズのアーキテクチャが参考になる。

すなわち、

- ⑧ モレキュール単位でのデータ転送、格納が可能であること
- ⑨ 変数の値を取り出すディリファレンス作業が高速に行えること

以上のような点がPrologマシンに必要な機能であると言える。

Ⅲ. 4 逐次実行型PrologマシンPEKの設計

前節では、逐次実行型Prologマシンの研究が重要な課題であること、また逐次実行型Prologマシンの備えるべき特徴について述べた。

本節では、実際に作成した逐次実行型PrologマシンPEK (Prolog Engine of Kobe University) の設計方針について述べる。

Ⅲ. 4. 1 開発の目的と基本設計方針

逐次実行型PrologマシンPEKの開発の第一の目的は、論理型言語Prologのプログラムを高速に実行するためのアーキテクチャについて研究し、実際にどのようなアーキテクチャが適しているのかを明らかにすることである。

したがって、高速実行に必要と思われるハードウェア機構はできる限り採用することにした。しかし一方で、アーキテクチャ研究用の実験機であることを考えると、マシンの規模を小さくし、設計・開発および評価をやすくする必要がある。特に、仮想記憶、キャッシュ (cache)、高度のパイプライン処理などは今日の大型計算機では標準的に採用されているハードウェア機構であるが、これらの機構を取り入れるとハードウェアの規模が大きくなりすぎ、そのほかのProlog向きのアーキテクチャの評価が困難になる。そのため、PEKでは、Prolog専用のハードウェア機構だけを取り入れることにした。さらに、マシンの開発を容易にするために、マイクロプログラム制御方式を採用し、シーケンサ (sequencer) とALU (arithmetic logic unit) には市販のビット

スライス (bit slice) L S Iを使用した。また、その他のハードウェアについても標準的なハードウェア技術を用い、特殊な回路技術は使用しないことにした。

そのほか、以下のような基本設計方針をとった。

- ① Prologの言語仕様は、DEC-10 Prolog と同程度とし、特別な拡張は行わない。DEC-10 Prolog は現在で最も標準的な処理系であり、効率も優れている。また、言語仕様に対して特別な拡張を行うと、言語仕様とアーキテクチャのどちらが効率改善に寄与しているのかが明確でなくなり、アーキテクチャの評価が困難になる。
- ② マイクロプログラムによるインタプリタ方式を主とする。すでに述べたように、Prologの利用形体は会話的な場合がほとんどであり、インタプリタ方式のほうが適している。Prologコンパイラを導入した場合でも、インタプリタによる実行とコンパイルしたオブジェクトの実行は混在して行えるべきである。したがって、インタプリタによる実行を主とし、コンパイルしたオブジェクトプログラムはインタプリタから呼び出して実行される方式をとる。
- ③ 構造体の表現法にはストラクチャシェアリング方式を採用する。ストラクチャシェアリング方式とストラクチャコピー方式のどちらが良いかはまだ評価が定まっていない。そこでPEKでは一応ストラクチャシェアリング方式とし、オーバーヘッドとなる部分に関しては特別なハードウェアにより高速化を行うことにした。
- ④ ホストプロセッサとの結合。PEKを単体で稼働させることを考えた場合、ディスクの制御回路やOS (オペレーティングシステム) など、ハードウェア・ソフトウェアの両面でマシンの規模が大きくなり、開発が困難にな

る。そこで、市販のコンピュータシステムをPEKに結合し、ハードウェア・ソフトウェアの開発が容易に行えるようにした。

Ⅲ. 4. 2 ハードウェアの設計方針

ハードウェアに関しては、以上のような基本方針以外に、以下のような設計方針をとった。

- ① タグアーキテクチャの採用。LISPマシンなどで有効性が示されているタグアーキテクチャを採用する。また、タグの種類を高速に判別するためのハードウェアを付加する。
- ② 水平型マイクロ命令形式の採用。マイクロ命令の形式には、垂直型と水平型の二種があるが、ハードウェアの並列制御が可能で、マイクロ命令の解釈が高速にできる水平型マイクロ命令形式を採用することにした。
- ③ メモリの分散化・専用化。一般に高級言語ではいくつかの独立したメモリ領域を使用する。特に、DEC-10 Prolog コンパイラの場合、コード領域、ローカルスタック、グローバルスタック、トレイルなどの領域を使用している。これを通常の計算機と同様の一次元のアドレス空間に割り当てた場合、それぞれの領域に対して各種のアドレス形式が使用されるため、高速にアクセスするためのハードウェアを付加することは困難である。一方、LISPマシンなどではスタックを独立したメモリに取り、高速のアクセスを可能にしている。そこでPEKでは上記のような領域を独立のメモリに割り当て、それぞれに対して特別のアドレス形式で高速にアクセスできるようなハードウェアを付加することにした。しかし、この場合、メモリの容量不足という問題が生じやすくなる恐れがあるが、これは仮想記憶などの付加的なハードウェア技術で解決できると考えた。
- ④ データ転送能力の増強。PEKで採用したストラクチャシェアリング方式

では、構造体をモレキュールと呼ばれる変数フレームのアドレスと構造体の骨組み (skeleton) の組で表現する。したがって、実行速度を上げるためには、モレキュールを直接取り扱えるアーキテクチャを採用すべきである。そこで、PEKではデータをフレーム部、タグ部、バリュー部の三つの部分から構成し、モレキュール単位でのデータ処理を可能にした。さらに、データ高速転送用のバイパス回路を設け、データ転送のスループットを向上させることにした。

- ⑤ 低レベルの並列処理。PEKは逐次実行型のPrologマシンであるが、実行速度を上げるため、プログラマに見えないレベルでの並列処理はできる限り取り入れることにした。
- ⑥ Prolog専用の回路の付加。上に述べたような機能は、特にPrologマシンだけに必要なものではなく、一般の高級言語マシンあるいは記号処理専用マシンの備えるべきアーキテクチャである。しかし、これらの機能だけではPrologのプログラムに対して十分な性能を出すことはむずかしい。なぜなら、これまでにいくつかのLISPマシン上でPrologインタプリタが作成されているが、速度は10~20K LIPS程度であり、DEC-10 Prolog コンパイラに比べて2~4倍の実行時間がかかっている[Takeuchi 84][Otera 84][Hattori 84]。したがって、DEC-10 Prolog コンパイラと同程度の速度を得るためには、Prolog専用のハードウェアが必要になると考えられる。そこで、PEKではProlog言語の特徴であり、実行時に占める割合が大きいと思われるユニフィケーション処理とバックトラック処理を中心にハードウェア化を進めることにした。

Ⅲ. 4. 3 ソフトウェアの設計方針

ソフトウェアの設計方針としては以下のようなものをとった。

- ① ソフトウェアの開発はホストプロセッサ上で行う。ソフトウェアの開発・保守を容易にするために、ソフトウェアの大部分はホストプロセッサ上で開発することにした。これは、ホストプロセッサ上の既存のソフトウェアを有効に利用し、ソフトウェア作成の労力を大きく軽減することが目的である。
- ② ハードウェアのデバッグ用のソフトウェア群を用意する。ハードウェアの論理レベルのデバッグ作業を支援するためのソフトウェアを作成する。
- ③ ユーザフレンドリーなインターフェースを提供する。ユーザあるいは開発者の使用しやすさを考えてソフトウェアを作成する。
- ④ 拡張の容易な構成をとる。ハードウェアの改良やコンパイラなどの機能の付加に対して柔軟に対応できるような構成にする。

Ⅲ. 5 結言

本章では、逐次実行型PrologマシンPEKの開発の目的と設計方針について述べた。

PEKを設計するにあたっては、Prolog言語の特徴であるユニフィケーション処理とバックトラック処理に注目し、その部分のハードウェア化を目指す。さらに、Prologの実行でボトルネックとなる部分について検討し、その結果に基づいてアーキテクチャの設計を行った。

以下にPEKの基本方針とアーキテクチャ上の設計方針をまとめておく。

- ① 逐次実行型
- ② 低コスト
- ③ マイクロプログラム制御
- ④ DEC-10 Prolog と同程度の言語仕様

- ⑤ インタプリタ主体
- ⑥ ストラクチャシェアリング方式
- ⑦ ホストプロセッサとの結合
- ⑧ タグアーキテクチャ
- ⑨ 水平型マイクロ命令
- ⑩ メモリの分散化・専用化
- ⑪ データ転送の高速化
- ⑫ 低レベルの並列処理
- ⑬ Prolog専用のハードウェア

第4章 逐次実行型Prologマシンシステムの全体構成

IV. 1 緒言

本章では、開発した逐次実行型Prologマシンシステムの全体構成について述べる。

本システムは、Prologのプログラムの実行を行うPEKマシン部と、PEKマシンの起動および入出力を担当するホストプロセッサ部から構成されている。ソフトウェアの開発はホストプロセッサ上で行う。

IV. 2 システムの全体構成

逐次実行型Prologマシンシステムの全体構成を<図IV-1>に示す。システムはPrologのプログラムを実行するPEKマシン（あるいはPEK）の部分と、PEKマシンの起動やプログラムの読み込み、入出力のサポートなどをおこなうホストプロセッサ（あるいはホスト）の部分から成る。


ホストプロセッサには市販のシステムを利用し、PEKマシンおよびPEKとホストのインターフェース部分について製作を行った。

ホストプロセッサ側には二つのCPU、モトローラ社の16ビットマイクロプロセッサMC68000 とザイログ社の8ビットマイクロプロセッサZ80 があるが、PEKマシンとはMC68000 が結合しており、Z80 は入出力の制御装置としての役割を果たす。ただし、システムの開発段階ではZ80 上のソフトウェアを利用することも可能である。MC68000 上には、CP/M-68Kと呼ばれるシングルユーザ用のオペレーティングシステムがあり、テキストエディタ、Cコンパイラなどが使用できる。また、Z80 上のCP/Mには、スクリーンエディタ、Prologインタ

ブリタなどのソフトウェアがある。システムの開発はこれらのソフトウェアを利用して行った。

なお、ホストプロセッサには、ディスプレイ、キーボード、プリンタ、フロッピーディスク（容量1Mバイト）、ハードディスク（容量20Mバイト）、ローカルエリアネットワークなどが接続されており、PEKマシンからもホストプロセッサを介して利用できる。

ホストプロセッサとPEKマシンとは、三つのコマンドレジスタおよび共有メモリによって結合されている。ホストプロセッサはコマンドレジスタを通して、PEKの実行を制御する。



<図IV-1> システムの全体構成

さらに、ホストプロセッサ側からは、PEKのマイクロプログラムを格納するWCS (Writable Control Storage) の読み書きや、PEKのマイクロプログラムカウンタ、実行時間計測用のタイマ、実行命令数のカウンタなどの読み出しが可能となっている。

IV. 3 結言

本章では、逐次実行型Prologマシンシステムの全体構成について述べた。

システムはホストプロセッサとPEKマシンから成っており、ホストプロセッサとPEKマシンは三つのコマンドレジスタおよび共有メモリによって結合されている。また、ソフトウェアはホストプロセッサ上で開発することにし、既存のソフトウェアを有効に利用する。

第5章 逐次実行型Prologマシンシステムのハードウェア

V. 1 緒言

本章では、逐次実行型Prologマシンシステムのハードウェア構成について述べる。

特に、第3章で述べたPrologマシンの備えるべきアーキテクチャ上の特徴の実現方法について述べる。すなわち、PEKマシンは、

- タグアーキテクチャ
- 水平型マイクロ命令
- メモリの分散化・専用化
- データ高速転送用のバイパス回路

などの特徴を持ち、さらに

- モレキュール単位でのデータ処理
- 構造体データ読み込みのパイプライン化
- マッチング回路
- 自動トレイル回路
- 自動アンドゥ回路

などのユニフィケーションおよびバックトラック処理用の専用ハードウェア機能を備えている。

V. 2 アーキテクチャ上の特徴

逐次実行型PrologマシンPEKは第3章で述べたような特徴を備えるように設計を行った。そのうち特に、Prolog専用にしたハードウェア機能は次のよ

うなものである。

1. モレキュール単位でのデータ処理能力。すでに述べたように、データをフレーム部（14ビット）、タグ部（4ビット）、バリュー部（16ビット）の3つの部分から構成し、ストラクチャシェアリング方式での構造体の取り扱いを容易にする。
2. 構造体データの読み込みのパイプライン化（pipelined reading of structures）。ユニフィケーション処理では、2つの構造体の要素を連続して読み込む必要がある。そのためPEKではアドレスレジスタとデータレジスタをそれぞれ2組ずつ用意し、さらにデータリードをパイプライン化することで、構造体の要素の読み込みを高速に行えるようにした。
3. マッチング回路（matching circuit）。ユニフィケーション処理中で、2つのデータが同一かどうか、あるいはどちらかが変数かどうかなどを判定するマッチング作業が必要になる。この作業を高速に行うためのマッチング回路を付加する。
4. 自動トレイル回路（automatic trailing circuit）。Prologでは、変数への代入時にその変数のアドレスをトレイル（trail）と呼ばれる特別なスタックにプッシュして覚えておく必要がある。この作業（トレイル作業と呼ぶ）を自動化する。
5. 自動アンドゥ回路（automatic undoing circuit）。バックトラック時には、上記のトレイル作業で覚えておいた変数の値を未定義（undefined）の状態に戻す必要がある。PEKではこの作業（アンドゥ作業と呼ぶ）をサブシーケンサ（subsequencer）により、メインのシーケンサの動作とは並列に実行する。

V. 3 ハードウェア構成

PEKマシンのハードウェア構成を<図V-1>に示す。

ハードウェアは大きく分けて、Prologのプログラムを実行するためのハードウェア、ホストプロセッサとのインターフェース用ハードウェア、デバッグおよび評価用のハードウェアから成る。<図V-1>には実行用のハードウェアだけが示されている。

これらのハードウェアは45cm×28cm 300ピンの基板5枚の上に構成されており、全IC数は約600石である。5枚の基板には以下のようなハードウェアが実装されている。

[No. 1] CCU ボード

シーケンサ、WCS、およびCMR, ICR, OCR等のホストプロセッサMC68000とのインターフェース用のレジスタ

[No. 2] ALU ボード

ALU、Rバイパス、Sバイパス、プロセスメモリ、ハードウェアスタックなど

[No. 3] UNIFICATION ボード

グローバルスタック、トレイルスタック、マッチング回路、アンドゥ回路などのユニフィケーションに関するハードウェア


[No. 4] COMMON MEMORY ボード

共有メモリおよびAD1, AD2, RD1, RD2, WR1, WR2などのアドレスレジスタとデータレジスタ

[No. 5] 評価用ボード

実行時間計測用のタイマ、実行命令数計測用のカウンタなど

＜図V-1＞ PEKマシンのハードウェア構成



PEKはProlog向きのアーキテクチャの研究を目的とした実験機であるためマシンの規模も大きくなく、比較的短期間で設計・製作できた。

V. 4 実行用ハードウェアの機能

本節では実行用ハードウェアの機能とその特徴について述べる。


V. 4. 1 マイクロプログラム制御

PEKではハードウェアのコストを下げ、開発を容易にするためにマイクロプログラム制御 (microprogram control) 方式を採用した。シーケンサにはAMD (Advanced Micro Devices) 社の4ビットスライスマイクロプロセッサAm2909A [AMD 83]を4個接続したものを使用している。したがってマイクロプログラムのアドレス空間は4×4ビットの16ビット (64K語) が可能であるが、そのうちの14ビット (16K語) を使用している。また、マイクロプログラム格納用のメモリは書き込みの可能なWCS (Writable Control Storage) とし、マイクロプログラムの開発・変更を容易にできるようにした。WCSへのプログラムのロードと起動はホストプロセッサが行う。

マイクロ命令は96ビット幅の水平型で、24個のフィールドから構成されており、複数のハードウェアの並列制御が可能である。

クロックジェネレータにはAMD社のAm2925を使用し、クロック長を可変にした。クロック長の制御はマイクロ命令中の3ビット幅のフィールドを使用する。これにより、命令ごとに最適なクロック長で実行することが可能になった。クロックは4相で120ナノ秒～400ナノ秒のうち40ナノ秒単位の8種が利用できる<図V-2>。


Am2925 CLOCK WAVEFORMS



MPR-762

<図V-2> Am2925のクロック

また、マイクロ命令の実行と次のマイクロ命令の読み込みとをオーバーラップさせた、1レベルパイプライン制御 (1 level pipeline control) を行っている<図V-3>。



<図V-3> シーケンサでのパイプライン制御

さらに、パイプラインアドレスレジスタ (pipeline address register) とパイプライン命令レジスタ (pipeline instruction register) とを設けることにより、継続命令 (分岐を行わない命令) の実行速度を向上させた。すなわち、分岐命令の場合は、サイクルの前半で分岐先アドレスの生成を行い、サイクルの後半で命令のフェッチ (fetch) を行っているが、継続命令に対してはサイクルの前半で次の命令のフェッチを行っている。このようなパイプライン処理により、継続実行で最短 120ナノ秒の実行速度が可能になった。

<表V-1> 分岐条件

FMX	分岐条件
0x0000	バリュ-部 ≦ signed
0x0001	バリュ-部 > signed
0x0010	バリュ-部 < signed
0x0011	バリュ-部 ≧ signed
0x0100	バリュ-部 =
0x0101	バリュ-部 ≠
0x0110	バリュ-部 overflow
0x0111	バリュ-部 not overflow
0x1000	使用しない
0x1001	使用しない
0x1010	バリュ-部 ≧ unsigned
0x1011	バリュ-部 < unsigned
0x1100	バリュ-部 ≧ unsigned
0x1101	バリュ-部 > unsigned
0x1110	バリュ-部 minus
0x1111	バリュ-部 plus
100000	フレーム部 =
100001	フレーム部 ≠
100010	フレーム部 ≧ unsigned
100011	フレーム部 < unsigned
10010n	Hardware Stack Full
10011n	Hardware Stack Empty
10100n	使用しない
10101n	Undo End
10110n	Trailing Stack Full
10111n	Undefined FT1
11000n	End of Structure RD1
11001n	End of Structure RD2
11010n	ICR command
11011n	Undefined FT2
11100n	True
11101n	True
11110n	True
11111n	True

x : don't care


n : 0 positive
1 negative

分岐命令としては、シーケンサ内のマイクロスタック（4語、マイクロサブルーチンなどで使用）、Sバス上のデータ（レジスタ、プロセスメモリ、ハードウェアスタックなどの内容による間接分岐）、あるいはマイクロ命令中のイミディエイトフィールドによる分岐が可能である。特に、イミディエイトフィールドによる分岐は、Sバスを使用せずに行うことが可能であり、命令中の並列度を高めるのに役立っている。

条件分岐は、AMD社のAm2904の使用により36種の条件判断が可能になっている<表V-1>。さらに、Am2909AのOR入力端子を利用して、マッチング回路からの出力結果に応じた16通り2語おきの多方向分岐（multiway jump）機能を付加した。

V. 4. 2 語形式

PEKで取り扱うデータは<図V-4>に示すように、14ビットのフレーム部と20ビットのターム部から成り、さらにターム部は4ビットのタグ部と16ビットのバリュー部から構成される。



<図V-4> PEKの語形式

タグ部はデータの種別を示すための部分で、タグとデータタイプは<表V-2>のように割り当てている。バリュー部の値はタグの種類によって異なる意味を持つ。

<表V-2> タグとデータの種類

タグ値	タグ名	データの種類	バリュー部の意味
0	EOS	end of structure	-
1	UNDEF	undefined	-
2	CODE	micro code	マイクロプログラムのアドレス
3	LIT	literal atom	アトムヘッダのアドレス
4	INT	integer	数値
5	-	-	-
6	-	-	-
7	-	-	-
8	GVAR	global variable	グローバル変数の番号
9	LVAR	local variable	ローカル変数の番号
A	VVAR	void variable	-
B	CTERM	compound term	ポインタ
C	LIST	list	ポインタ
D	CLAUSE	clause	ポインタ
E	-	-	-
F	NONE	-	-

DEC-10 Prolog ではリストは・（ドット）を関数名（functor）とするコンパウンドターム（compound term）で表現されている。しかし、リストはPrologで最も頻繁に取り扱われるデータ構造であり、このようにポインタの連鎖による表現方法は好ましくない。そこで、PEKではリストを別扱いとし、特別のタグを設けて、連続アドレスにリストの要素を格納するようにした。リストの終端は、EOS（End Of Structure）と呼ぶタグを付けたセルを余分に付け加えることで表現する。この場合、リストの終端かどうかを調べるには、一つ先のセルを読みだす必要があるが、その検出はハードウェアで行う。


コンパウンドタームについてもリストと同様に不定長の表現を許し、構造体の表現方法を統一する。

フレーム部はターム部がグローバル変数かローカル変数、あるいはそれらの変数を含む構造体（コンパウンドタームまたはリスト）の時に意味があり、変数の値を格納している変数フレームの先頭アドレスを示している。したがって、構造体をモレキュールとして一語（34ビット）で表現できる。たとえば<図V-5>中のモレキュールは $f(X,Y)$ というスケルトンと $\{X=a, Y=b\}$ という変数フレームの組であり、 $f(a,b)$ なる構造体を表現している。

V. 4. 3 データバスとバス構成

PEKのデータバスを<図V-6>に示す。

内部バスはすべて34ビット幅で、ソースバスとしてRバスとSバス、 destinationsバスとしてYバスの合計3つのバスがある。通常は、RバスとSバスに出力されたデータはALU（arithmetic logic unit）により処理され、Yバスを経由して各種のメモリやレジスタに書き込まれるが、PEKではさらに、バイパス（bypass）用の回路を設け、RバスからYバスあるいはSバスからYバスへ高速にデータを転送できるようにした。




<図V-5> モレキュールの例

このように、複数のデータバスが用意されているため、データの並列処理が可能となっている。たとえば、シーケンサによるSバスを利用した分岐と、RバスからYバスへのデータ転送、およびALUでの演算を一つのマイクロ命令で同時に実行できる。

V. 4. 4 メモリモジュールとアドレス形式

PEKでは、複数のメモリへの並列アクセスと、複雑なアドレス形式でのアクセスを高速化するためにメモリモジュールを分散化した。共有メモリとレジスタを除いて、すべてアクセスタイムが55ナノ秒のスタティックメモリを使用している。



<図V-6> PEKのデータバス

1. W C S (Writable Control Storage)

96ビット×16K語のメモリで、マイクロプログラムが格納される。ホストプロセッサから自由に読み書きできる。

2. 共有メモリ (Common Memory)

ホストプロセッサとの共有メモリで、20ビット×32K語の容量を持つ。アトムヘッダ (atom header)、構造体、Prologプログラムなどが格納される。

3. プロセスメモリ (Process Memory)

20ビット×16K語のメモリで、Prologプログラム実行中の管理情報の格納に用いる。述語の呼び出しごとに、管理情報格納用のコントロールフレーム (control frame) が一つ作られる。

4. グローバルスタック (Global Stack)

グローバル変数とローカル変数の格納に利用する34ビット×16K語のメモリである。グローバル変数領域とローカル変数領域はグローバルスタックを2つの部分に分割して使用する。

5. トレイルスタック (Trailing Stack)

バックトラック時に未定義の状態に戻すべき変数のアドレスを格納するためのメモリで14ビット×16K語の容量を持つ。

6. ハードウェアスタック (Hardware Stack)

34ビット×4K語の容量を持ち、ユニフィケーション処理で使用する。

7. レジスタファイル (Register File)

34ビット×16語の内部レジスタと同数の外部レジスタがあり、大域的な情報の確保や、局所的なデータの保存に用いる。

これらのメモリモジュールには、それぞれに適したアドレス形式があり、P

E Kではそれをハードウェアでサポートしている。すなわち、


1. 共有メモリのアドレスレジスタに対する自動インクリメント。
2. プロセスメモリに対するベースアドレス形式。
3. グローバルスタックに対する変数セルアドレスの自動計算。
4. ハードウェアスタックに対するスタックアドレス形式。

などである。これらの機能は、メモリモジュールを独立させたため、比較的小規模のハードウェアの付加で可能になった。

V. 4. 5 実行制御用ハードウェア

Prologにおける実行メカニズムは通常の言語のメカニズムとは大きく異なっている。これはPrologに、バックトラック機能が備わっているため、一度実行に成功して制御を呼び出し元に戻したあとも、再呼び出しによる継続実行が必要になる場合がある。そのため、実行管理情報を格納するコントロールフレームは再呼び出しに備えるため、簡単に消去することができない。さらに、バックトラックのたびに、使用するコントロールフレームを切り替える必要がある。そこでPEKでは、コントロールフレーム格納用のメモリ（プロセスメモリ）を特別に用意し、バックトラック制御の高速化を図った。

プロセスメモリは、専用のベースレジスタPBR（Process Base Register）を持ち、PBRに対する+0～+255までのオフセット値をマイクロ命令中で指定できる。したがって、PBR+0 からPBR+255 の範囲は1マイクロ命令でアクセスでき、コントロールフレームの切り替えもPBRの書き換えだけでよい<図V-7>。



<図V-7> プロセスメモリのアクセス形式

V. 4. 6 ユニフィケーション用ハードウェア

PEKでは、ユニフィケーションの高速化のために

- ・ 構造体データの読み込みのパイプライン化
- ・ マッチング回路
- ・ 変数セルのアドレスの自動計算機構

などの機能を備えている。

V. 4. 6. 1 構造体データ読み込みのパイプライン化

Prologのユニフィケーション処理は2つのデータに対して行われる。そこでPEKではアドレスレジスタ、読み込みレジスタ、書き込みレジスタをそれぞれ2組ずつ設けた(AD1とAD2、RD1とRD2、WR1とWR2)。また、構造体の要素を連続アドレスに置くことにし、連続アドレスのデータリードをパイプライン化した。すなわち、読み込みレジスタからのデータリードによりアドレスレジスタを自動インクリメントし、次アドレスのデータの読み込みを開始する。データは約250ナノ秒後に読み込みレジスタに準備される。


また、共有メモリを疑似的に2ポート化することにより、アドレスの設定、データの読み込み、データの書き込みを2つのポート（AD1側とAD2側）でオーバーラップできるようにした。

連続アドレスのデータリードが高速になったため、リストに関してもDEC-10 Prolog 流のポインタの連鎖による表現ではなく、要素を連続アドレスに置くことにし、アクセス回数の減少をはかった。リストの最後にはEOS（End Of Structure）と言う特別のタグを持つセルを付け加えておく。また、読み込みレジスタ内の値がEOSかどうかを判別するためのフラグ（EOS1, EOS2）を用意した。


さらに、構造体の要素の読み込み時に、グローバル変数のフレームアドレスをフレーム部に自動的に付け加えるための、フレームレジスタを用意した。すなわち、共有メモリへのアドレスレジスタAD1、AD2に構造体の先頭アドレスを書き込む時に、フレーム部の値をグローバル変数のフレームアドレスにしておくと、データレジスタRD1、RD2からの読み込み時に、設定したグローバル変数のフレームアドレスがフレーム部に自動的に付け加えられる<図V-8>。

V. 4. 6. 2 マッチング回路

Prologではユニフィケーション時に、2つのデータの種類に応じて異なる処理をする必要がある。そこで、PEKでは2つの専用レジスタFT1とFT2（おのおの34ビット幅）を設け、タグ部4ビットずつと、バリュー部の比較結果1ビットの計9ビットにより、16通り2語おきのマルチウェイジャンプを行えるようにした。すなわち、同一アトムどうかどうかを1命令で判別できる。またFT1、FT2のどちらか一方に特別のNONEと呼ばれるタグを持つデータを書き込むと、反対側のタグの値に応じてマルチウェイジャンプする。



<図V-8> フレームレジスタ



<図V-9> マッチング回路

このマッチング回路は、上記の9ビットをアドレスとする4ビット幅のROMである<図V-9>。ROMの内容を<表V-3>に示す。


<表V-3> マッチング用ROMの内容

FT2	FT1	0 EOS	1 UNDEF	2 CODE	3 LIT	4 INT	5	6	7	8 GVAR	9 LVAR	A VVAR	B CTERM	C LIST	D CLAUSE	E	F NONE
0	EOS																0
1	UNDEF																1
2	CODE																2
3	LIT				F/1	F				6	8	4	F	F			3
4	INT				F	F/1				6	8	4	F	F			4
5																	5
6																	6
7																	7
8	GVAR				5	5				9	B	4	5	5			8
9	LVAR				7	7				C	A	4	7	7			9
A	VVAR				4	4				4	4	4	4	4			A
B	CTERM				F	F				6	8	4	2	F			B
C	LIST				F	F				6	8	4	F	3			C
D	CLAUSE																D
E																	E
F	NONE	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F

未記入は0 欄内は #/=

V. 4. 6. 3 変数セルのアドレスの自動計算

上記のレジスタFT1、FT2を利用して、変数セルのアドレスの自動計算を行う。すなわち、FT1のフレーム部14ビットとバリュー部の下位8ビット（変数のインデックス値、0～255）の合計、あるいはFT2についての同様の値のどちらかをグローバルスタックへのアドレスとして使用できる<図V-10>。



<図V-10> 変数セルアドレスの自動計算

F T 1 および F T 2 のフレーム部には通常はグローバル変数領域のフレームアドレスをセットしておく。したがってローカル変数の場合には F T 1 または F T 2 のフレーム部の値を書き替える必要がある。F T 1、F T 2 のどちらを選ぶかはマイクロ命令中の 1 ビット (M U X フィールド、0 のとき F T 1 側で 1 のとき F T 2 側となる) で指定する。

また、変数に代入されている値が未定義かどうかは実際にグローバルスタックから値を読み出さなくてもフラグ (F T 1 側は U N D E F 1、F T 2 側は U N D E F 2) で判断できるようになっている。

V. 4. 7 バックトラック用ハードウェア

V. 4. 7. 1 自動トレイル回路

Prolog ではバックトラック時に変数の値を未定義値に戻すためのアンドゥ作業を行うため、変数へ値を代入する時に変数セルのアドレスをトレイルスタックにプッシュしておく必要がある。P E K ではこの作業をハードウェアにより自動的に行う。すなわちグローバルスタックへの書き込み時に変数セルのアドレスをトレイルスタックへ自動的にプッシュする。プッシュの必要ない場合のために、プッシュするか否かはマイクロ命令中の T S C フィールドで指定できるようにしてある。

V. 4. 7. 2 自動アンドゥ回路

P E K ではアンドゥ作業も自動化している。この作業はサブシーケンサにより行われ、メインのシーケンサの動作とは並列に実行できる。サブシーケンサの動作はアンドゥカウンタにアンドゥの回数を書き込むことによって起動される。また、トレイルスタックからの読み出しとグローバルスタックへの書き込みをパイプライン化することにより、高速のアンドゥ作業 (一回 80 ナノ秒) を可能にしている。また、アンドゥ作業の終了はフラグによって調べることが


できる。

V. 5 マイクロ命令形式

PEKのマイクロ命令のフォーマットと各フィールドの名称を<図V-11>に示す。

PEKのマイクロ命令は1語96ビットの水平型であり、24のフィールドから構成される。

- DEBフィールドはデバッグおよびシステム評価用のもので、Haltビット、タイマ/カウンタのStartビット、Stopビット、命令数カウント用のビットの計4ビットから成っている。ブレークポイントの設定や、実行時間計測用のタイマのストップ/スタート、実行命令数のカウンタのストップ/スタート、カウントの指定などに用いる。
- CYCフィールドはクロックジェネレータAm2925コントロール用のフィールドで、8種（120～400 nsec）のクロックの選択を行う<図V-2>。
- FMXフィールドはフラグマルチプレクサのコントロール用で、分岐条件の選択に用いる。条件には次のようなものがある<表V-1>。
 - ① ALUの演算結果のフラグ（ステータスレジスタ）
 - ② ハードウェアスタックのEmptyフラグ、Fullフラグ
 - ③ トレイルスタックのFullフラグ
 - ④ アンドゥ作業の終了検出フラグ
 - ⑤ UNDEF1フラグ、UNDEF2フラグ
 - ⑥ EOS1フラグ、EOS2フラグ
 - ⑦ ICRへのコマンド到着フラグ



position	length	name	
95 - 92	4	DEB	Debug
91 - 89	3	CYC	Cycle Control (Am2925)
88 - 83	6	FMX	Flag Multiplexer Control
82 - 79	4	SEQ	Sequencer (Am2909A) Control
78	1	ORE	Or Enable Address Source
77 - 75	3	XWE	External Register Write Enable
74 - 72	3	RWE	Register Write Enable
71 - 68	4	SC	Shift Control (Am2904)
67 - 66	2	CC	Carry Control (Am2904)
65	1	CEM	Condition Enable (Am2904)
64	1	EA	Enable A (Am2903A)
63 - 60	4	RB	Register B (Am2903A)
59 - 56	4	RA	Register A (Am2903A)
55 - 52	4	ALS	ALU (Am2903A) Shift Operation
51 - 47	5	ALF	ALU (Am2903A) Function
46	1	MUX	Multiplex Global Stack Address Source
45 - 44	2	TSC	Trailing Stack Control
43 - 42	2	HSC	Hardware Stack Control
41 - 38	4	YD	Y-bus Destination
37 - 35	3	YS	Y-bus Source
34 - 32	3	RS	R-bus Source
31 - 28	4	SS	S-bus Source
27 - 20	8	OFF	Offset to Process Base Register
19 - 0	20	IMM	Immediate Data

<図V-11> マイクロ命令形式とフィールド名

- SEQフィールドはシーケンサAm2909Aへの命令を指定する。シーケンサは4段のマイクロスタックを持っているので、サブルーチンのコールやループなどが可能である。また、Sバス上のデータをアドレスとする分岐やIMMフィールドで指定されたアドレスへの分岐が行える。
- OREフィールドはマルチウェイジャンプ用のフィールドで、このビットを1にセットすることにより、マッチング回路の出力結果に基づいて多方向分岐が実行される。
- XWE、RWEフィールドは外部および内部レジスタへの書き込み指定用のフィールドで、フレーム部、タグ部、バリュー部それぞれ独立に指定できる。書き込むレジスタの番号はRBフィールドで指定する。
- SC、CCフィールドはALUへのシフト入力、キャリー入力コントロール用のフィールドで、ALS、ALFフィールドと組み合わせて用いる。
- CEMフィールドはALUの演算結果のフラグをステータスレジスタにセットするために用いる。
- EAフィールドはALUのR側ソースの選択を行う。0のときR側ソースは内部レジスタとなり、1のときRバスとなる。
- RB、RAフィールドはALUのS側（B側）あるいはR側（A側）のソースレジスタ（内部および外部レジスタ）番号の指定に用いる。RBフィールドはデスティネーションレジスタ番号の指定も兼ねている。
- ALS、ALFフィールドはALUであるAm2903Aのシフト演算および算術・論理演算命令用のフィールドである。演算はフレーム部、タグ部、バリュー部ごと独立に行われる。
- MUXフィールドはすでに述べたようにグローバルスタックのアドレス

ソースの選択を行うためのもので、0の時F T 1側、1の時F T 2側である。また、UNDEF フラグのリフレッシュも行われる。

- T S C、H S Cフィールドはそれぞれトレイルスタック、ハードウェアスタックのコントロール用のフィールドで、スタックのクリアあるいは自動プッシュ/ポップの指定を行う。
- Y DフィールドはYバスのデスティネーション指定用に使用される。
- Y SフィールドはYバスソースの指定およびライトシフタの制御を行うためのフィールドである。
- R SフィールドはRバスのソース指定用のフィールドである。
- S SフィールドはSバスのソース指定およびレフトシフタの制御に用いる。
- O F Fフィールドはプロセスメモリのベースレジスタに対するオフセット (+0~+255) 指定用のフィールドである。
- I M MフィールドはSバスへ出力する定数値設定用のフィールドで、20ビット幅である。通常はSバスのターム部へ出力され、レフトシフタを利用した場合はSバスのフレーム部へ出力される。

V. 6 ホストプロセッサとのインターフェース

P E Kマシンは、MC68000 をホストプロセッサとするマイクロコンピュータシステムに、制御用のレジスタと二種類の通信用レジスタおよび共有メモリを介して接続されている。二種類の通信用レジスタは、インプットコマンドレジスタI C RとアウトプットコマンドレジスタO C Rであり、I C RはホストプロセッサからP E Kへ、O C RはP E Kからホストへ通信する時に使用する。データ幅はともに16ビットであり、データの到着はそれぞれのフラグによって

示される。さらに、大量のデータの通信には共有メモリを利用する。

ホストプロセッサから制御用レジスタや通信用レジスタおよび共有メモリへは、MC68000 のメモリ空間を通して参照する。WCSやタイマ/カウンタなどに対しても同様の方法で参照できる。MC68000 のメモリ空間のマップを<図V-12>に示す。

\$000000	RAM (512KB)	
\$07FFFE		
\$080000	unused	
\$7FFFE		
\$800000	WCS (256KB)	16 K x 16 Bytes (96 bits of 128 bits)
\$83FFFE		
\$840000	Common Memory (128KB)	32 k x 4 Bytes (20 bits of 32 bits)
\$85FFFE		
\$860000	CMR	; read & write
\$860002	ICR/OCR	; read from OCR & write to ICR
\$860004	μPC Reading	; read only
\$860006	Timer Intliz	; write only
\$860008	Timer Mode	; read & write
\$86000A	Timer Upper	; read only
\$86000C	Timer Lower	; read only
\$860010	-----	
	Resister Image	
\$86FFFE		
\$870000		
\$FFFFF	ROM or unused	

<図V-12> MC68000のメモリマップ

V. 7 デバッグ・評価用ハードウェア

PEKマシンのデバッグ・評価用にいくつかのハードウェアが設けられている。

1. CMR (コマンドレジスタ)

CMRはPEKマシンの制御および状態監視用のレジスタで、PEKマシンの実行/停止の切り替えや状態表示、ステップ実行、ブレークポイントの有効/無効の切り替え、OCRへのコマンド到着のフラグ表示などの機能を含んでいる。

2. タイマ/カウンタ

マイクロプログラムの実行時間や実行命令数をカウントするためのハードウェアで、マイクロ秒単位の時間計測、全マイクロ命令のカウント、特定マイクロ命令のカウントの三通りのモードがあり、32ビット幅のカウンタである。

これらのハードウェアをマイクロ命令中のDEBフィールドおよびマイクロプログラムカウンタの読み出し用ハードウェアと組合わせて使用することにより、各種の評価データを収集できる。

V. 8 結言

本章では、逐次実行型Prologマシンシステムのハードウェアとアーキテクチャ上の特徴について述べた。

本システムでは、第3章で述べたPrologマシンの備えるべき特徴

- タグアーキテクチャ
- 高機能のメモリと豊富なアドレッシング機能

- 低レベルの並列処理
- Prolog専用のハードウェア機能

を備えており、さらに、

- 水平型マイクロ命令
- メモリの分散化・専用化
- データ高速転送用のバイパス回路

などの機能を取り入れた。

Prolog専用の機能に関しては

- モレキュール単位でのデータ処理
- 構造体データ読み込みのパイプライン化
- マッチング回路
- 自動トレイル回路
- 自動アンドゥ回路

など、ユニフィケーションおよびバックトラック処理用の専用ハードウェアを備えており、Prologプログラムの実行速度の改善に大きく役立つものと思われる。また、システムのデバッグ・評価用のハードウェアを備えさせ、システムの開発・保守・評価が容易に行えるようにした。

第6章 逐次実行型Prologマシンシステムのソフトウェア

VI. 1 緒言

本章では逐次実行型Prologマシンシステムのソフトウェア構成およびPrologインタプリタの構成について述べる。

本システムのソフトウェアは、開発支援用ソフトウェアシステムとPrologインタプリタシステムから成る。開発支援用ソフトウェアシステムは、システムの開発・保守・デバッグを支援する目的で作成されたもので、モニタ/デバッグシステム、マイクロアセンブラシステムなどから成る。Prologインタプリタシステムは、Prologのプログラムを実行するためのシステムであり、PEKマシンの性能を十分に発揮できるように設計されている。

VI. 2 ソフトウェア構成

PEKのソフトウェアシステムは大きく

- 開発支援用ソフトウェアシステム
- Prologインタプリタシステム

の二つから成っている。開発支援用ソフトウェアシステムはPEKのハードウェアおよびソフトウェアの開発を支援する目的でホストプロセッサ上に作成されたものである。PrologインタプリタシステムはPEK上でPrologプログラムを実行する時に使用するシステムで、ホストプロセッサ上のプログラムとPEKマシン上のプログラムから成る。

開発したソフトウェアは約一万行である。

VI. 3 開発支援用ソフトウェア

高級言語マシンなどのシステムを開発するときには大きな問題となる点は、ハードウェアのデバッグや保守である。さらにマイクロプログラム制御方式を採用している場合は、マイクロプログラムの開発やデバッグも問題になる。

開発支援用ソフトウェアはこれらの作業を能率的に行えるように開発されたソフトウェア群で、

- ・ モニタ/デバッガシステム
- ・ マイクロアセンブラシステム

などから成っている。

VI. 3. 1 モニタ/デバッガシステム

モニタ/デバッガシステムはハードウェアおよびマイクロプログラムのデバッグを主目的としてホストプロセッサ上に開発されたシステムで、

- ・ M O P (Monitor Of PEK)
- ・ M M A P (Mini Micro Assembler of PEK)
- ・ P B U G (PEK debugger)

の三つのプログラムから成る。プログラムは大部分がC言語で、一部アセンブラで記述されており、CP/M-68K上で稼働する。

M O Pシステムは上記の三つを統合するシステムで、

- ・ P E Kマシンの状態表示と制御
- ・ W C Sのメモリテスト、内容の表示、書き換え、逆アセンブラ、簡易アセンブラ、ファイルへのセーブとロード
- ・ 共有メモリのテスト、内容の表示、書き換え、ファイルへのセーブとロード
- ・ タイマ/カウンタの制御、実行のプロフィール

- ・ ファイルのディレクトリや内容の表示、CP/M-68K中の他のプログラムの実行
- ・ スクリーンエディタ
- ・ MMAP、PBUGシステムの呼び出し

などを行う機能を持っている。<図VI-1>にMOPシステムの全体構成を示す。


コマンドのメニューやPEKマシンの状態、タイマ/カウンタの値などは、常にディスプレイ上の一定箇所に表示されており、上記の機能は一文字のコマンドで実行できる。また、コマンドのマクロ機能も有しており、一連のキー入力シーケンスを登録できる。さらに、メモリの内容の書き換えなどは、スクリーンエディタ風に任意の場所にカーソルを移動して行うことが可能である。画面のハードコピーもキー入力の任意の時点で行える。

MMAPはPEKのマイクロプログラム開発用のミニアセンブラで、後述のマイクロアセンブラシステムの一部である。このMMAPをMOP中に組みこんであるスクリーンエディタと結合させることにより、ハードウェアデバッグ用のマイクロプログラムの開発が効率よく行えるようにした。

PBUGはマイクロプログラムのデバッグを支援する目的で開発されたプログラムで、MOPに組みこまれている。PBUGには、

- ・ PEKマシン内のレジスタ、フラグ、メモリなどの内容の表示、書き換え、クリア
- ・ ブレークポイントの設定

等の機能がある。PEKマシン内のレジスタの値などは、直接ホストプロセッサからアクセスすることはできない。そのため、PBUGでは、ホストプロセッサからの制御機能を使って、PEKマシンのWCSにホストへのデータ転送



<図VI-1> MOPシステム

を行う命令を書き込み、それをステップ実行させることで、通信を実現している。したがって、PEKマシン上にプログラムを常駐させる必要はなく、任意の時点でPBUGを使用できる。

VI. 3. 2 マイクロアセンブラシステム

PEKのマイクロ命令は96ビット幅の水平型であり、24ものフィールドから構成されているため、マイクロプログラムの開発を効率よく行うには、高度な機能をもつマイクロアセンブラが必要である。

今回、開発したマイクロアセンブラシステムMAP (Micro Assembler of PEK) は、パターンマッチによるマクロ機能を持つプリプロセッサ部 (PREMAPプログラム) と、その結果をアセンブルするアセンブラ部 (MMAPプログラム) から成る。アセンブラ部はモニタ/デバッガシステムのMOP内に組み込まれているものと同じのプログラムである。

<図VI-2>にマイクロアセンブラシステムの構造を示す。プリプロセッサPREMAPはZ80上のProlog-1で記述されており、MMAPプログラムはMC68000上のC言語で記述されている。


プリプロセッサではProlog風の挿入記法を許し、さらにパターンマッチによる高度なマクロ展開機能を持っている。たとえば、入力コマンドレジスタICRの内容を、出力コマンドレジスタOCRにALUを通して転送する命令は

```
ocr = alu ( icr ) .
```

と記述する。ここで、alu () はICRのデータがALUとSバイパスのどちらを通して転送されるかを区別するために必要である。この命令はMMAPで処理可能なフィールドごとの命令の列に展開される。

```
>OCR ALU SPC CC. 0 <ICR
```

>OCRはYバスデスティネーションがOCRであることの指定、ALUはY



<図VI-2> マイクロアセンブラシステム

バスソースがALUの出力であることの指定、SPCはALUの演算命令（S plus carry）でSバス上のデータとキャリー（carry）入力の和を計算して出力するための指定、CC. 0はキャリー入力がある0であることの指定、<ICRはSバスソースがICRであることの指定である。

このように、プリプロセッサは記述を簡潔にし、プログラムの開発を容易にしてくれる。これには、Prologのユニフィケーションすなわちパターンマッチの機能が大きく貢献している。たとえば、上記の例ではICRがSバスに接続されていることを判断し、さらにALUからYバスへの出力を可能にするため、SPCという命令を生成している。すなわち、alu (i c r) のカッコ内を i c r 以外に変更した場合、それぞれの場合に応じた命令列に展開する。例を上げると、

```
ocr = alu (gs (ft1)) .
```

という命令は、

```
>OCR ALU RPC CC. 0 <GS MUX. 0
```

という命令列に展開される。これは、アドレスソースをFT1レジスタとして、グローバルスタックを読み出し、OCRに書き込むための命令である。グローバルスタックがRバス側に接続されているため、ALUの演算命令はRPC（R plus carry）に変更されている。また、MUX. 0はグローバルスタックのアドレスソースがFT1レジスタであることの指定である。

さらに、PREMAPでは複数行への命令の展開も可能で、<図VI-3 (a)>のようなマクロを定義しておくこと、高級言語風のif-then-else構文などの記述が可能になる。すなわち、<図VI-3 (b)>のプログラムは<図VI-3 (c)>を経過して<図VI-3 (d)>に展開される。

```
?- op(100.fx.if), op(99.yfx.then), op(99.yfx,else).
define( if COND then THEN else ELSE, [
    gensym(L1), gensym(L2),
    jmp(COND, #L1),
    ELSE,
    jmp(#L2),
    L1: THEN,
    L2: []
]).
```

(a)

```
if eos1 then ocr = sbyp(#1)
else [ alu(rb(0) = #1),
      ocr = alu(rb(0))
    ].
```

(b)

```
      jmp(eos1, #L00000).
      alu(rb(0) = #1).
      ocr = alu(rb(0)).
      jmp(#L00001).
L00000: ocr = sbyp(#1).
L00001: [].
```

(c)

```
JMP ?EOS1 <IMM #.L00000
RWE.7 RB.0 SPC CC.0 <IMM #.1
>OCR ALU SPC CC.0 <RB RB.0
JMP TRUE <IMM #.L00001
L00000
>OCR SBYP <IMM #.1
L00001
```

(d)

<図VI-3> マイクロアセンブラのマクロ機能

MMAPプログラムは、PREMAPプリプロセッサによってフィールドごとの命令に変換されたプログラムをアセンブルし、オブジェクトコード、リスト、シンボルテーブルをファイルに出力する。アセンブル機能には、

- # i n c l u d e 他のファイルのインクルード
- # f i e l d マイクロ命令中のフィールド位置の指定
- # m a c r o フィールドのニーモニック指定
 およびマクロ定義
- # l a b e l 定数ラベル定義
- # d e f a u l t フィールドのデフォルト値定義
- # o r g ロケーションアドレス指定
- # a d j u s t ロケーションアドレスを指定された
 ビットパターンになる場所まで進める

などがあり、小規模のプログラム開発は、PREMAPを使用しなくても充分可能である。

マイクロアセンブラのもう一つの機能として、命令のサイクル長の決定がある。PEKで使用しているクロックジェネレータAm2925は 8種類（40ナノ秒単位 120～ 400ナノ秒）、4相（C1～C4）のクロックを生成するが<図V-2>、その選択はマイクロ命令中の3ビット幅のCYCフィールドで指定する。したがって、アセンブル時にマイクロ命令から各種デバイスの動作時間を求めて、サイクル長（F3～F10のどれか）を決定する必要がある。この時、問題になる点は

- ① 複数のデータバス、大きくわけてALU、Rバイパス、Sバイパス、シーケンサの四つの経路がある。
- ② デバイスごとの動作時間が大きく異なる。たとえばTSPからRバスへの

読み出しは42ナノ秒であるが、グローバルスタックからRバスへの読み出しは137ナノ秒かかる（F T 1あるいはF T 2の二つのアドレスソースのどちらかをM U Xフィールドで選択するため）。

- ③ A L Uやシーケンサなどは命令の種類や分岐条件によって、動作時間が異なる。特にA L Uはその組み合わせが膨大になる。
- ④ 複数命令にわたる最適化が可能である。たとえば、条件分岐命令の場合、一つ前の命令でも同一条件の選択を行っておくと（分岐命令は書かない）39ナノ秒速くなる。また、グローバルスタックの読み出しの場合も、一つ前の命令からアドレスソース（F T 1またはF T 2）の選択を行っておくと97ナノ秒速くなる。

今回作成したプログラムでは以上の点について次のように対処した。

- ① 四つの経路それぞれについて動作時間および条件を求めてから最大のものを選び出す。
- ② それぞれのデバイスについて動作時間と15種（4相のクロックのエッジからエッジまでの15通り）のクロック条件の表を与えておく。
- ③ シーケンサについては6通り、A L Uについても大きく6通りに分類するにとどめた。
- ④ アセンブラが複数命令を参照してサイクル長を定めるのは困難なため、特別な条件に関してはプログラマが命令中に記述することにした。

サイクル長決定のプログラムは、二通り作成し、比較検討を行った。

一つ目のプログラムでは、各デバイスの動作時間を40ナノ秒ごとに区切って合計の時間を求めた。この方法の場合、ほとんどの条件を考慮する必要がなくなり、簡単にサイクル長を決定できた。ハードウェアでサイクル長を定めたとすると、この方法によると思われる。

二つ目のプログラムでは、40ナノ秒ごとに区切ることはせず、同一バス上のデバイス動作時間の合計を求めた。

<表VI-1>に二つのプログラムで求めたサイクル長と、第2のプログラムで特別な条件（グローバルスタックのアドレスソースを一つ前の命令でも指定しておく）がある場合のサイクル長を示す。（A）が第1のプログラム、（B）が第2のプログラム、（C）が特別な条件を与えた場合である。

<表VI-1> マイクロ命令のサイクル長

マイクロ命令の内容	(A)	(B)	(C)
グローバルスタックから読み出して、ALUで論理演算とシフト演算を行う	280	240	160
グローバルスタックから読み出して、ALUで割り算を行う	320	280	240

VI. 4 Prologインタプリタ

本節では、PEK上に開発したPrologインタプリタの言語仕様、設計方針、構成について述べる。

VI. 4. 1 Prolog言語の仕様

すでに述べたように、Prologの言語仕様はDEC-10 Prolog と同程度とし、特別な拡張は行わない。DEC-10 Prolog は現在で最も標準的な処理系であり、効率もすぐれている。そこで、処理系の実現方法についてもDEC-10 Prolog コンパイラ[Warren 77a]の方法を参考にした。


VI. 4. 2 Prologインタプリタシステムの構成

PrologマシンPEKには、Prologプログラムの効率的な実行をサポートする

ための各種のハードウェアが備えられている。したがって、ソフトウェアでは、これらのハードウェア機能を有効に利用する必要がある。

VI. 4. 2. 1 ホストプロセッサとの役割分担とメモリ割り当て

まず、ホストプロセッサとPEKマシンの役割分担は以下のようにする<図VI-4>。



<図VI-4> ホストプロセッサとPEKマシンの役割分担

- ホストプロセッサMC68000 がWCSへのプログラムのロードおよびPEKの起動を行う。PEKはホストからのコマンド待ちになる。
- ホストプロセッサはキーボードあるいはファイルから読み込んだPrologプログラムを内部形式に変換して、共有メモリに書き込む。また、それがゴール文であれば、PEKにゴール文の実行を要求し、実行が終了するまで待つ。
- PEKがゴール文を実行するが、その途中で入出力をとまなう組み込み述語などを実行する場合には、ホストプロセッサに要求を出し、要求が実行されるまで待ってからゴール文の実行を再開する。実行の終了あるいはエラーが生じた場合は、ホストにその旨を伝えて、再びコマンド待ちになる。

また、以下のようにメモリを利用した。

- WCS
Prologインタプリタの格納。
- 共有メモリ
Prologプログラム、アトムヘッダなどの格納。
- プロセスメモリ
コントロールフレームの格納。
- グローバルスタック
グローバル変数、ローカル変数の格納。
- トレイルスタック
アンドゥ作業用のトレイル情報の格納。
- ハードウェアスタック
ユニフィケーションで使用。

- ・ レジスタファイル

大域的な情報の保存などに使用。

VI. 4. 2. 2 プログラムの内部形式


P E K側のインタプリタは内部形式に変換されたPrologプログラムを解釈実行する。内部表現形式を<図VI-5>に示す。

数値(-32768~+32767の整数)は、INT タグの付いた一語で表現される。バリュー部はその数値の値そのものである。

リテラルアトムにはLIT タグが付けられ、バリュー部はそのリテラルアトムのアトムヘッダへのポインタである。アトムヘッダは4語長で、そのリテラルアトムを述語名とする述語の定義、リテラルアトムの出力名(print name)、属性リスト(property list)などが格納されている。

述語定義には、組み込み述語とユーザ定義述語の二種類がある。組み込み述語の場合はCODEタグが付き、バリュー部はその組み込み述語を実行するためのマイクロプログラムのアドレスを示す。ユーザ定義述語の場合は、CLAUSEタグが付き、バリュー部は入力節(input clause)へのポインタである。入力節の内部形式には、次の候補節へのポインタ、ヘッド部の引数リスト、グローバル変数の個数、ローカル変数の個数、ボディ部の各ゴールの述語名と引数リストなどが含まれている。

引数リストは、第1引数から第n引数までを連続アドレスに並べたもので、コンバウンドタームやリストと同一の構造である。各引数は、数値、リテラルアトム、グローバル変数、ローカル変数、ボイド変数、コンバウンドターム、リストのいずれかである。




<図VI-5> 内部表現形式

引数リスト

第1引数	
.....	
第n引数	
L I T	n i l
E O S	-

コンパウンドターム



リスト



<図VI-5> 内部表現形式 (続き)

グローバル変数、ローカル変数、ボイド変数にはそれぞれ、GVAR, LVAR, VVARのタグが付き、グローバル変数とローカル変数のバリュー部はそれぞれの変数の番号を示すためのインデックス値（0～255）である。

コンパウンドタームはCTERM タグが付き、バリュー部は関数名（functor）と引数を格納してある領域の先頭アドレスを示す。


リストにはLISTタグが付き、バリュー部はリストの要素を格納してある領域の先頭アドレスである。

コンパウンドタームとリストの要素は、連続アドレスに格納され、最後の要素の次にはEOS タグを持った要素が付け加えられる。また、最後の要素は全体のcdr 部である。すなわち、a, b, c, EOSなる要素が格納されている時、このリストは [a, b | c] を意味し、[a | [b | c]] と同じ構造を表す。

これらの内部形式への変換は、ホストプロセッサ上のパーザ（parser）が行い、変換結果は共有メモリに格納される。すなわち、ゴール文以外の入力節に関しては、ホストプロセッサだけで処理が行われる。

VI. 4. 2. 3 インタプリタの処理手順

PEK上のインタプリタは各述語の実行ごとに再帰的に呼び出され、必要ならば実行の管理情報を保存するためのコントロールフレームを作成する。インタプリタの処理の流れのうちユーザ定義述語の処理手順を<図VI-6>に示す。



<図VI-6> ユーザ定義述語の処理手順

また、インタプリタの呼び出し手順は、コンパイラ導入などの拡張を考慮に入れて、マイクロプログラムレベルでの呼び出し手順を設計した。すなわち、インタプリタの呼び出しには以下のようなパラメータを使用する。

- 成功時戻り点 (success return point)
述語の実行が成功した場合に制御を戻すマイクロアドレスとコントロールフレームのベースアドレスを示す。
- 失敗時戻り点 (failure return point)
述語の実行が失敗した場合に制御を戻すマイクロアドレスとコントロールフレームのベースアドレスを示す。
- 呼び出し側グローバルフレーム (caller global frame)
呼び出し側のグローバル変数のフレームアドレスを示す。
- 呼び出し側ローカルフレーム (caller local frame)
呼び出し側のローカル変数のフレームアドレスを示す。
- 述語名 (predicate name)
インタプリタが実行する述語名を示す。
- 引数リスト (argument list)
実行する述語の引数のリストを示す。

成功時戻り点と失敗時戻り点は、復帰先のマイクロプログラムのアドレスとコントロールフレームの先頭アドレスの2語からなっている。2つの戻り点を用意することにより、むだな戻り作業の連鎖をさけることができ、実行効率の改善に役立つ。また、復帰先の指定が、マイクロプログラムレベルで行えるため、マイクロコードにコンパイルした述語などからインタプリタを呼び出すことが容易になる。

インタプリタは述語実行が成功した場合には、リターン情報として

- 最終選択点(latest choice point)

をレジスタに設定する。最終選択点は、バックトラックの際に実行を再開する点を示すもので、実行を再開する場所のマイクロアドレスとコントロールフレームアドレスの2語からなっている。したがって、インタプリタは実行している述語の候補(alternative)が残っている場合は、最終選択点のコントロールフレームを自分自身のコントロールフレームと同一にし、候補が残っていない場合は、最終選択点を失敗時戻り点と同一にする。

述語名としては、リテラルアトム(タグはLIT)か、組み込み述語プログラムの先頭マイクロアドレス(タグはCODE)が可能である。リテラルアトムの場合は、アトムヘッダ内に述語定義へのポインタが書き込まれている。述語定義としては、ユーザ定義述語へのポインタ(タグはCLAUSE)か組み込み述語プログラムの先頭マイクロアドレス(タグはCODE)が可能である。

コントロールフレームには、以上のパラメータのほかに

- 実行中のclauseへのポインタ
- alternative のclauseへのポインタ
- 使用しているグローバルフレームのアドレス
- 使用しているローカルフレームのアドレス
- 述語の実行開始時のトレイルスタックポインタ
- 実行中のclauseのグローバル変数の個数
- 実行中のclauseのローカル変数の個数

が格納されている(計15語)。


コントロールフレームの格納にはプロセスメモリを使用する。コントロールフレームの先頭アドレスを、プロセスメモリのベースレジスタPBRに書き込んでおけば、コントロールフレーム内のデータは1マイクロ命令でアクセスで

きる。述語実行の成功あるいは失敗時のリターンは、ベースレジスタの切り替えを含めて、2マイクロ命令で実行できる。

VI. 4. 2. 4 変数フレームの管理

変数はDEC-10 Prolog と同様に、グローバル変数、ローカル変数、ボイド変数の三種に分類して管理している。グローバル変数は、構造体のなかに現れている変数であり、バックトラック時にしか消去できない。ローカル変数は、構造体中に現れていない変数で、最終候補節で成功した時に消去できる。ボイド変数は、出現が一度だけのローカル変数であり、変数セルを必要としない。

グローバル変数領域とローカル変数領域の格納には、グローバルスタックを二分して使用する<図VI-7>。グローバル変数フレームとローカル変数フレームは入力節のヘッドとのユニフィケーションが成功した時点で確保される。



<図VI-7> 変数領域の割り当て

変数セルのアクセスは、変数フレームの先頭アドレスと変数の組をレジスタFT1またはFT2に書き込んでおけば、1マイクロ命令でアクセスできる。また、変数の値が未定義かどうかは、UNDEF1またはUNDEF2のフラグにより示される。

VI. 4. 2. 5 ユニフィケーションの手順

PEKには、構造体データのバイプラインリード、マッチング回路、自動トレイル回路などのユニフィケーション用のハードウェアが備わっており、ユニフィケーションを高速に実行できる。

二つの構造体のユニフィケーションは以下のようにして行う。

1. 一つ目の構造体のアドレスセット 2命令
一つ目の構造体の先頭アドレスを、共有メモリのアドレスレジスタAD1に書き込む。このとき、フレーム部はグローバル変数フレームの先頭アドレスに一致させておき、フレームレジスタの設定を同時に行う。リード待ちのための1命令が必要である。
2. 二つ目の構造体のアドレスセット 2命令
二つ目の構造体の先頭アドレスを、共有メモリのアドレスレジスタAD2に書き込む。このとき、フレーム部はグローバル変数フレームの先頭アドレスに一致させておき、フレームレジスタの設定を同時に行う。リード待ちのための1命令が必要である。
3. 一つ目の構造体の第一要素のリード 2命令
共有メモリのデータレジスタRD1から各構造体の最初のデータを読み込み、その値をレジスタFT1に書き込む。フレームレジスタの働きにより、フレーム部の値はAD1側の構造体のグローバル変数フレームアドレスになっている。また、リード待ちを1命令行う。

4. 二つ目の構造体の第一要素のリード 2 命令

共有メモリのデータレジスタ RD 2 から各構造体の最初のデータを読み込み、その値をレジスタ FT 2 に書き込む。フレームレジスタの働きにより、フレーム部の値は AD 2 側の構造体のグローバル変数フレームアドレスになっている。また、マイクロ命令中の MUX フィールドの値を 0 にすることにより、FT 1 で指される変数セルの値が未定義かどうかのフラグ (UNDEF1 フラグ) をセットする。リード待ちを 1 命令行う。

5. マッチング 1 命令

FT 1 と FT 2 に格納されたデータのタグとバリューの値にしたがって、多方向分岐を行う。また、マイクロ命令中の MUX フィールドの値を 1 にすることにより、FT 2 で指される変数セルの値が未定義かどうかのフラグ (UNDEF2 フラグ) をセットする。

このあと、2 つのデータのタグの種類とバリュー部の値の一致・不一致により、16 通りに分岐することが可能であるが、実際に使用しているのは以下の 14 種類である。

- エラー ありえないタグ
- マッチ 同一のリテラルアトムまたは数値
- cterm-cterm とともにコンバウンドターム
- list-list とともにリスト
- vvar 一方がボイド変数
- -gvar FT 2 側がグローバル変数で
 FT 1 側は変数以外
- gvar- FT 1 側がグローバル変数で
 FT 2 側は変数以外

- -lvar F T 2側がローカル変数で
 F T 1側は変数以外
- lvar- F T 1側がローカル変数で
 F T 2側は変数以外
- gvar-gvar F T 1, F T 2ともにグローバル変数
- lvar-lvar F T 1, F T 2ともにローカル変数
- lvar-gvar F T 1側がローカル変数で
 F T 2側はグローバル変数
- gvar-lvar F T 1側がグローバル変数で
 F T 2側はローカル変数
- ノットマッチ どちらも変数でなくタグも一致しない
 あるいは同一でないリテラルアトムか数値

グローバル変数またはローカル変数の場合は、値が未定義かどうかを調べ、未定義でなければ、その値を取り出すディリファレンス作業が必要になる。この作業はPEKでは以下のようにして行う（簡単のため、FT1側がグローバル変数の場合について説明する）。

6. 値が未定義かどうかチェック. 1命令

UNDEF1フラグはすでにセットされているので、そのフラグによる条件分岐命令を実行する。

7. 未定義でなければディリファレンスを行う. 1命令

マイクロ命令中のMUXフィールドを0にして、グローバルスタックのアドレスソースをFT1側に切り替え、グローバルスタックから値を読みだす。読みだした値はそのままFT1へ書き込む。

8. 再度マッチングを行う. 1命令

F T 1とF T 2に格納されたデータのタグとバリューの値にしたがって、再度多方向分岐を行う。また、マイクロ命令中のM U Xフィールドの値を0にすることにより、F T 1で指される変数セルの値が未定義かどうかのフラグ（UNDEF1フラグ）をセットする。

変数の値が未定義であり、もう一方のデータが変数でない場合には、変数にそのデータを代入する。このとき、バックトラックにそなえてトレイル作業（代入のあった変数のアドレスをトレイルスタックにプッシュして覚えておく）が必要になる。P E Kでは、このトレイル作業はマイクロ命令中の1ビットをセットするだけで自動的に行える（下の例は、F T 1がグローバル変数の場合である）。

9. 変数に代入する. 1命令

マイクロ命令中のM U Xフィールドを0にして、グローバルスタックのアドレスソースをF T 1側に切り替え、F T 2に格納したデータと同一の値をグローバルスタックに書き込む。このとき、マイクロ命令中のT S Cフィールドの値を1にして、トレイル作業を自動的に行う。

このように、P E Kではハードウェアの機能を有効に利用すれば、ユニフィケーション処理の効率的な実行が可能である。

VI. 5 結言

本章では、逐次実行型Prologマシンシステムのソフトウェア構成について述べた。

モニタ/デバッガシステムはハードウェアの開発・保守・デバッグを支援するためのシステムであり、マイクロプログラムのステップ実行、ブレークポイントの設定、レジスタの内容表示・書き換えなどを行える。

マイクロアセンブラシステムは、パターンマッチによるマクロ展開機能を有しており、高級言語風の記述も可能になっている。Prologインタプリタシステムは、ホストプロセッサ上のプログラムとPEKマシン上のプログラムから成っている。インタプリタはPEKマシンの性能を充分発揮できるように設計されている。

第7章 逐次実行型Prologマシンシステムの評価

Ⅶ. 1 緒言

本章では逐次実行型Prologマシンシステムの評価を行う。二種類のテストプログラムを実行し、実行命令数からPEKマシン上のインタプリタの性能を求める。また、速度向上における、各ハードウェアの貢献度を調べるために、標準的なLISPマシンと同様のアーキテクチャを持つ仮想マシンを設定し、その上のPrologインタプリタの処理と比較を行う。

Ⅶ. 2 評価プログラムと実行結果

作成したシステムの性能を評価する目的で、二種類のPrologプログラムについて、実行した命令をトレースし、実行速度を求めた。

インタプリタは第1版を使用した。このインタプリタでは、変数はすべてグローバル変数とし、インデクシング[Warren 77a]、テイルリカージョンの最適化[Warren 80]は行っていない。また、ハードウェア機能のうち、共有メモリの2ポート化による高速リード機能と、Sバスを使用しないイミディエイトジャンプの機能は用いていない。

テストプログラムとしては、長さnのリストを空リストに連結するappendプログラムと、長さnのリストを逆転させるreverseプログラムの2つを実行した。

- appendプログラム
append([],Z,Z).
append([W|X],Y,[W|Z]) :- append(X,Y,Z).
?- append([1.2.3,...,n],[],Z).

- reverse プログラム
 $\text{reverse}([P|Q],R) :- !, \text{reverse}(Q,S), \text{append}(S,[P],R).$
 $\text{reverse}([],[]).$
 $\text{append}([W|X],Y,[W|Z]) :- !, \text{append}(X,Y,Z).$
 $\text{append}([],Z,Z).$
 $?- \text{reverse}([1,2,3,\dots,n],R).$

<表VII-1>にそれぞれのゴール文を実行した時の、実行命令数を示す。また<表VII-2>には、特に $n=30$ の場合の実行命令数と、実行速度を示す（ただし、1マイクロ命令の実行速度を平均 170ナノ秒としている）。

<表VII-1> append, reverse での実行命令数

	推論 の回数	実行した 命令の総数	コントロール 関係の命令数	ユニフィケーション 関係の命令数
$\text{append}([1,2,\dots,n],[],Z)$	$n + 1$	$145n + 149$	$49n + 94$	$96n + 55$
$\text{reverse}([1,2,\dots,n],R)$	$\frac{1}{2}n^2 + \frac{3}{2}n + 1$	$\frac{145}{2}n^2 + \frac{357}{2}n + 178$	$33n^2 + 85n + 101$	$\frac{79}{2}n^2 + \frac{187}{2}n + 77$

<表VII-2> append, reverse での実行命令数 ($n=30$ 、一命令=170nsec.)

	推論の 回数	実行した 命令の総数	コントロール 関係の命令数	ユニフィケーション 関係の命令数	一秒当たりの 推論の回数
$\text{append}([1,2,\dots,30],[],Z)$	31	4499	1564	2935	40.5K LIPS
$\text{reverse}([1,2,\dots,30],R)$	496	70783	32351	38432	41.2K LIPS

また、appendプログラムとreverseプログラムの処理単位ごとの命令数をく
表VII-3>とく表VII-4>に示す。ここで、それぞれの処理単位名は

init : goal実行前の初期化
pred : 述語のタイプ判断
ent : enter 処理
try : try 処理
unif : unification 処理
tryl : try last処理
neck : neck処理
cut : cut の呼び出しと実行
call : 述語の呼び出し
calll : 再右端の述語の呼び出し
foot : foot処理
ret : goal実行の終了

を意味する。

<表VII-1>とく表VII-2>から、どちらのプログラムについても、一回の
推論当たり 145マイクロ命令で実行でき、速度も約40K LIPS(Logical Inferen
ce Per Second)であることが分かる。これは、現在実用的な処理系としては最
も速いとされているDEC 2060上のDEC-10 Prolog コンパイラとほぼ同等の速度
である。

これは、PEKと同様の回路技術を用いているLISPマシン上のPrologインタ
プリタが、10~20K LIPSであることを考えると[Takeuchi 84][Otera 84][Hatt
ori 84]、PEKのアーキテクチャがPrologプログラムの実行速度を2~4倍
程度改善したと言える。

<表VII-3> appendプログラムの実行命令数の内訳

	init	pred	ent	try	unif	try1	unif	neck	call1	foot	ret
g(n)	12	5	14			5	13	8	8+a(n)	4	1
a(0)		5	14	5	44			8		5	
a(n)		5	14	5	21	5	65	8	8+a'(n-1)	4	
a'(0)		5	14	5	52			8		5	
a'(n)		5	14	5	24	5	72	8	8+a'(n-1)	4	

g(n) : goalを実行した時の総命令数
a(n) : append([1,2,...,n],[],Z)を実行した時の総命令数
a'(n) : append(X,Y,Z)を実行した時の総命令数

<表VII-4> reverseプログラムの実行命令数の内訳

	init	pred	ent	try	unif	try1	unif	neck	cut	call	call1	foot	ret
g(n)	12	5	14			5	13	8			8+r(n)	4	1
r(0)		5	14	5	21	5	36	8				7	
r(n)		5	14	5	58			8	7+12	8+r'(n-1)	9+a(n-1)	6	
r'(0)		5	14	5	24	5	39	8				7	
r'(n)		5	14	5	61			8	7+12	8+r'(n-1)	9+a(n-1)	6	
a(0)		5	14	5	24	5	52	8				7	
a(1)		5	14	5	74			8	7+12		9+a'(0)	6	
a(n)		5	14	5	78			8	7+12		9+a'(n-1)	6	
a'(0)		5	14	5	24	5	53	8				7	
a'(1)		5	14	5	75			8	7+12		9+a'(0)	6	
a'(n)		5	14	5	79			8	7+12		9+a'(n-1)	6	

g(n) : goalを実行した時の総命令数
r(n) : reverse([1,2,...,n],Z)を実行した時の総命令数
r'(n) : reverse(Q,S)を実行した時の総命令数
a(n) : append(S,[P],R)を実行した時の総命令数
a'(n) : append(X,Y,Z)を実行した時の総命令数

Ⅶ. 3 システムの評価

Ⅶ. 3. 1 各ハードウェアモジュールの評価

Prologプログラムの実行における、各ハードウェアの貢献度を調べるために、PEKからProlog用のハードウェア機能を取りのぞいた仮想マシン（以下ではVMと呼ぶ）を設定し、その上でのappendプログラムの実行過程とPEKでの実行過程の比較を行った。

VMのアーキテクチャとしては、

- 垂直型マイクロ命令。マイクロ命令には分岐命令と演算命令があり、演算命令はPEKと同様の2レジスタ演算である。
- データ幅はタグ部 4ビット、バリュー部16ビットの計20ビットであり、フレーム部は存在しない。
- タグによるディスパッチ機構。1つのタグによるディスパッチは多方向分岐命令を含めて2命令で行えるが、2つのタグによるディスパッチ機構は備えていない。
- 専用のハードウェアスタックを1つ備えている。スタックポインタ設定後、スタックトップのリード/ライト、プッシュ/ポップが可能である。
- 主メモリに対しては、アドレスレジスタ設定後、リード/ライトが可能になる。ただしリード/ライトは2サイクル必要とする。

を想定した。さらにインタプリタの構造に関しては、

- PEKと同一のデータ構造をとる。
- 全体的な処理の流れは、PEKのインタプリタと同じにするが、局所的な部分は最適化する。
- PEKのプロセスメモリとハードウェアスタックをVMのハードウェアス

タックに割り当て、他のスタック類は主メモリを利用する。
などを仮定した。

上記のような仮定のもとで、appendプログラムのループの部分（<表VII-3>でのa'(n)）をVM上でトレースしたところ 300命令となった（PEKでは145命令）。PEKとVMの比較結果を<表VII-5>に示す。ただし、VM側のプログラムでは、無条件分岐などのむだな命令は除去し、主メモリのリード／ライトは2命令として数えている。

VMの1命令を170ナノ秒とすると、約19.6K LIPSであり、LISPマシンでの結果に比較的良く一致する。

<表VII-5> PEKとVMの命令数の比較

処理名	PEK	VM	比率
pred	5	6	1.20
ent	14	15	1.07
try	5	8	1.60
unif	24	41	1.71
tryl	5	9	1.80
unif	72	184	2.56
neck	8	14	1.75
call	8	17	2.13
foot	4	6	1.50
合計	145	300	2.07

PEKの命令数とVMの命令数の差は

- 水平型マイクロ命令
- 34ビット転送
- プロセスメモリのアドレス形式
- 構造体データのパイプライン読み出し機能
- フレームレジスタ
- マッチング回路
- グローバルスタックの専用化
- 自動トレイル回路
- 自動アンドゥ回路

などが要因となっている。PEK側で減少した命令を、これらの要因別にまとめると、<表VII-6>のようになる。

水平型マイクロ命令の採用により、減少した命令数は24命令で、ほとんどがALU演算と条件分岐を同時に行っている命令である。

34ビット転送によるものは10命令であり、その内訳は $X=[m, \dots, n]$ のディリファレンスで一命令、 $Z := [W|Z]$ と $X := [m+1, \dots, n]$ の代入で二命令、 $[m, \dots, n]$ と $[W|Z]$ のpushとpopで四命令、そのほかEOS処理で三命令となっている。

プロセスメモリに専用のベースレジスタを設け、ベースレジスタ+オフセット(+0~+255)のアドレス形式を使用可能にしたことにより6命令減少している。これは、VM側では連続したpush/popでアクセスできない場合、スタックポインタの再設定が必要になるためである。

共有メモリからの読み出しのパイプライン化により、減少した命令数は55命令となっている。これは、VM側では常にアドレスのセットが必要なこと(19命令増加)、次のデータがEOSかどうか判断するための先読み処理を行ってい

ること（14命令増加）、EOS フラグの判断（13命令増加）などがVMでの増加の原因である。

フレームレジスタの利用による減少は 6命令となっている。これは、VMのプログラムで変数フレームアドレスの退避（caller側とsource側）を三回行っているためである。

マッチング回路による減少は 9命令となっている。PEKでは、二つのレジスタFT1 とFT2 に格納されている二つのタグの値とバリュウ部の比較結果を使用して16通りの多方向分岐を行う。したがって、単一のタグを使用したディスパッチ機構を二回行う場合に比較して一命令減少し、双方がliteral atomなどの場合は、さらに二命令減少する。ただし、PEKでは一方のタグのみでディ

<表VII-6> PEKで減少した命令の内訳

ハードウェア機能	減少命令数	割合	順位
水平型マイクロ命令	24	15.5	③
34ビット転送	10	6.5	⑤
プロセスメモリ	6	3.9	⑦
パイプライン	55	35.4	①
フレームレジスタ	6	3.9	⑦
マッチング回路	9	5.8	⑥
グローバルスタック	30	19.3	②
自動トレイル回路	16	10.3	④
自動アンドゥ回路	-1	-0.6	⑨
合計	155	100.0	

スパッチする機能を省いたため、その場合には反対側に特別のタグを持つタームを書き込む必要があり、逆に一命令増加する。

グローバルスタックの専用化により、減少した命令数は30命令となっている。そのうち、アドレスの設定が10命令、リード/ライト待ちが14命令、UNDEF フラグによるものが6命令である。PEKでは、変数の値がUNDEF かどうかは、実際にグローバルスタックから読み出さなくても、フラグで判断できる。

自動トレイル回路による命令数の減少は16命令となっている。これは、PEKではトレイル処理はマイクロ命令中の1ビットをセットするだけで良いが、VMでは四回のトレイル作業ごとに、主メモリのアドレスセットとライト、トレイルスタックポインタのインクリメントを行っていることによる。

自動アンドゥ回路では、逆に1命令増加している。これは、実行したプログラムが決定的であるため、アンドゥの必要がないこと、また自動アンドゥ作業の終了を調べるための命令が増加しているためである。

Ⅶ. 3. 2 システムの総合評価

<表Ⅶ-5>のVMとPEKの比較結果からみると、VMでのユニフィケーション処理はPEKの約2.3倍かかっており（VMで41+184の225命令、PEKで24+72の96命令）、PEKのアーキテクチャがユニフィケーションの高速化に大きく貢献したと言える。

また、<表Ⅶ-6>をみると、構造体データのパイプライン読み出し機能や、グローバルタック、プロセスメモリ、自動トレイル回路など、メモリやスタックの分散化・専用化に関する効果が大きい（合計で全体の69%）。また、VMではアドレスレジスタへの書き込みが44命令あるが、PEKでは共有メモリのアドレスレジスタAD1,AD2への書き込みが11命令、プロセスメモリのベースレジスタPBRへの書き込みが2命令であり、分散化させたメモリごとに特別のア

ドレス形式を設けたことが性能向上に貢献したと考えられる。

Ⅶ. 4 結言

本章では、逐次実行型Prologマシンシステムの評価について述べた。

二種類のテストプログラムを実行し、実行命令数からインタプリタの性能を測定した。どちらのテストプログラムに対しても、命令数は推論一回当たり 145命令であり、速度も約40K LIPSとなっている。これは、実用的なProlog処理系として最も高速であるDEC-10 Prolog コンパイラとほぼ同等の速度である。PEKと同様の回路技術を用いているLISPマシン上のインタプリタの性能が、10~20K LIPSであることを考えると、PEKのアーキテクチャが2~4倍の性能向上を果たしたと言える。

また、システムの評価を行うために、標準的なLISPマシンと同様のアーキテクチャを持つ仮想マシンを設定し、その上のインタプリタの実行過程との比較を行った。その比較結果によれば、一回の推論がPEKでは145命令で実行できたが、仮想マシンでは二倍以上の300命令かかった。これは、LISPマシンでの結果に良く一致している。また、PEKはユニフィケーション処理の速度を約2.3倍向上させており、PEKのユニフィケーション用ハードウェアが有効に働くことが確かめられた。さらに、性能向上に対する各ハードウェア機能の貢献度を調べ、以下の結果を得た。

- ① 水平型マイクロ命令形式の採用により、24命令減少できた。これは、減少した155命令のうち、15.5%を占める。特に、終了条件などの判断を行う時に有効に働いている。
- ② 34ビット幅の転送能力により、10命令(6.5%)減少できた。これは、変数のディリファレンスや代入処理の高速化に有効だった。

- ③ プロセスメモリの採用による減少命令数は 6 命令 (3.9%) であり、実行制御の効率化に役立つことが分かった。
- ④ 構造体データ読み込みのパイプライン化により、55 命令 (35.4%) 減少した。連続アドレスのデータリードの高速化、および先読みによるフラグ判断機能が、有効であることが明らかになった。
- ⑤ フレームレジスタによる減少命令数は、6 命令 (3.9%) だった。ストラクチャシャリング方式の場合、34 ビット転送機能と合わせて使用することにより、有効に機能することが分かった。
- ⑥ マッチング回路により、9 命令 (5.8%) 減少した。割合は低いですが、小規模のハードウェアで実現可能なことを考えると、効果は大きい。
- ⑦ グローバルスタックの専用化による減少命令数は、30 命令 (19.3%) であった。グローバルスタックに対する高速のアクセスを可能にし、さらに特別のフラグを設けて変数が未定義かどうかの判断を高速に行える機能が有効であることが分かった。
- ⑧ 自動トレイル回路により、16 命令 (10.3%) 減少した。変数への代入ごとに、確実に 4 命令ずつ減少しており、バックトラックのために必要なトレイル作業を実質的に無くすことができた。
- ⑨ 自動アンドゥによる減少はなかったが、これは実行したテストプログラムが決定的であるためであり、バックトラックを頻繁に行うプログラムに対しては、非常に強力な機能であると思われる。

以上のうち、構造体の要素のパイプライン読み出し機能や、グローバルタック、プロセスメモリ、自動トレイル回路など、メモリやスタックの分散化・専用化による効果が最も大きく、性能向上の 69% を占めることが分かった。

第8章 結論

本論文では、論理型言語および記号処理言語であるPrologのプログラムを高速に実行するためのアーキテクチャの研究を目的として、逐次実行型Prologマシンシステムの設計と製作および評価を行った。

すなわち、本マシンは

- 逐次実行
- マイクロプログラム制御
- インタプリタ方式
- ストラクチャシェアリング方式

などを、基本設計方針とし、

- タグアーキテクチャ
- メモリの分散化と低レベル並列処理
- マッチング回路
- 自動トレイル回路
- 自動アンドゥ回路

など、各種のProlog向きのハードウェア機能を備えている。

さらに、このマシン上にインタプリタ形式のProlog処理系を開発し、ベンチマークプログラムによりシステムの評価を行った。その結果によれば、一回の推論を145マイクロ命令で実行でき、速度も約40K LIPSとなっている。これは、実用的なProlog処理系として最も高速であるDEC-10 Prolog コンパイラとほぼ同等の速度である。PEKと同様の回路技術を用いているLISPマシン上のインタプリタの性能が、10~20K LIPSであることを考えると、PEKのアーキテク

チャが 2～ 4倍の性能を向上させたと言える。

また、システムの評価を行うために、標準的なLISPマシンと同様のアーキテクチャを持つ仮想マシンを設定し、その上のインタプリタの実行過程との比較を行った。その比較結果によれば、一回の推論がPEKでは 145命令で実行できたが、仮想マシンでは二倍以上の 300命令かかった。これは、LISPマシンでの結果に良く一致している。また、PEKはユニフィケーション処理の速度を約2.3 倍向上させており、PEKのユニフィケーション用ハードウェアが有効に働くことが確かめられた。さらに、性能向上に対する各ハードウェア機能の貢献度を調べ、以下の結果を得た。

- ① 水平型マイクロ命令形式の採用により、24命令減少できた。これは、減少した 155命令のうち、15.5% を占める。特に、終了条件などの判断を行う時に有効に働いている。
- ② 34ビット幅の転送能力により、10命令 (6.5%) 減少できた。これは、変数のディリファレンスや代入処理の高速化に有効だった。
- ③ プロセスメモリの採用による減少命令数は 6命令 (3.9%) であり、実行制御の効率化に役立つことが分かった。
- ④ 構造体データ読み込みのパイプライン化により、55命令 (35.4%) 減少した。連続アドレスのデータリードの高速化、および先読みによるフラグ判断機能が、有効であることが明らかになった。
- ⑤ フレームレジスタによる減少命令数は、 6命令 (3.9%) だった。ストラクチャシェアリング方式の場合、34ビット転送機能と合わせて使用することにより、有効に機能することが分かった。
- ⑥ マッチング回路により、 9命令 (5.8%) 減少した。割合は低いが、小規模のハードウェアで実現可能なことを考えると、効果は大きい。

- ⑦ グローバルスタックの専用化による減少命令数は、30命令（19.3%）であった。グローバルスタックに対する高速のアクセスを可能にし、さらに特別のフラグを設けて変数が未定義かどうかの判断を高速に行える機能が有効であることが分かった。
- ⑧ 自動トレイル回路により、16命令（10.3%）減少した。変数への代入ごとに、確実に4命令ずつ減少しており、バックトラックのために必要なトレイル作業を実質的に無くすことができた。
- ⑨ 自動アンドゥによる減少はなかったが、これは実行したテストプログラムが決定的であるためであり、バックトラックを頻繁に行うプログラムに対しては、非常に強力な機能であると思われる。

以上のうち、構造体の要素のバイライン読み出し機能や、グローバルタック、プロセスメモリ、自動トレイル回路など、メモリやスタックの分散化・専用化による効果が最も大きく、性能向上の69%を占めることが分かった。

したがって、本マシンのアーキテクチャはPrologプログラムの高速化に充分貢献したと考えることができる。

参考文献

- [AMD 83] Advanced Micro Devices, inc.
Bipolar Microprocessor Logic and Interface Data Book
1983.
- [Bowen 81] D.L.Bowen
DEC system-10 PROLOG USER'S MANUAL
Department of Artificial Intelligence,
Univ. of Edinburgh, 1981.
- [Boyer 72] R.S.Boyer and J.Moore
The sharing of structure in theorem-proving programs
Machine Intelligence 7 (eds. B.Meltzer and D.Michie)
Edinburgh University Press, 1972.
- [Bruynooghe 82] M.Bruynooghe
The memory management of PROLOG implementations
Logic Programming (eds. K.L.Clark and S.-A.Taernlund),
pp.83-98, Academic Press, New York, 1982.
- [Chang 73] C-L.Chang and R.C-T.Lee
Symbolic Logic and Mechanical Theorem Proving
Academic Press, 1973.
- [Chikayama 83a] T.Chikayama, M.Yokota, and T.Hattori
Fifth Generation Kernel Language: Version-0
Proc. of the Logic Programming Conference '83,
7-1, Tokyo, 1983.
- [Chikayama 83b] T.Chikayama
ESP -- Extended Self-contained Prolog -- as a Pre-
liminary Kernel Language of Fifth Generation Computers
New Generation Computing, vol.1 no.1 pp.11-24, 1983.
- [Clark 80] K.L.Clark and F.G.McCabe
PROLOG: A Language for Implementing Expert Systems
Machine Intelligence 10 (eds. J.Halves and D.Michie)
Edinburgh University Press, 1980.
- [Clark 83] K.L.Clark and S.Gregory
PARLOG: A Parallel Logic Programming Language
Research Report Doc 83/5
Department of Computing, Imperial College 1983.

- [Emden 76] M.van Emden and R.Kowalski
The semantics of predicate logic
as a programming language
J.ACM 23-4 (Oct.1976) pp.733-742, 1976.
- [Fuchi 82] 渕一博
第5世代コンピューター
数理科学1982年 4月号 pp.5-6, 1982.
- [Goto 83] S.Goto
DURAL: an Extended Prolog Language
Lecture Notes in Computer Science
vol.147 pp.73-87, 1983.
- [Hasegawa 84] R.Hasegawa and M.Amamiya
Parallel Execution of Logic Programs
based on Dataflow Concept
Proc. of the International Conf. on FGCS 1984
pp.507-516, Tokyo, 1984.
- [Hattori 84] 服部彰、丹羽雅司、篠木剛、木村康則、岸本光弘
PROLOGインタプリタの構成
情報処理学会第29回全国大会 7B-1、1984年
- [Ito 84] N.Ito and K.Masuda
Parallel Inference Machine Based on
the Data Flow Model
Proc. of International Workshop on High-Level
Computer Architecture 84, 4.31, Los Angeles, 1984.
- [Kaneda 84] Y.Kaneda, N.Tamura, K.Wada, and H.Matsuda
Sequential PROLOG Machine PEK Architecture and
Software System
Proc. of International Workshop on High-Level
Computer Architecture, 4.1, Los Angeles, 1984.
- [Kimura 82] 木村通男
抗生剤選択支援システムANTICIPATORへの
Prolog/KRの使用
Proc. of Prolog Conference 1982, 1982.
- [Kitakami 84] H.Kitakami, S.Kunifuji, T.Miyachi, and K.Furukawa
A Methodology for Implementation of a Knowledge
Acquisition System
Proc. of 1984 International Symposium on Logic
Programming, pp.131-142, Atlantic City, 1984.

- [Kowalski 74] R.Kowalski
 Predicate logic as programming language
 Proc. IFIP Cong. 1974, pp.569-574
 North-Holland Pub.Co., Amsterdam, 1974.
- [Matsumoto 83] Y.Matsumoto et al.
 BUP: A Bottom-Up Parser Embedded in Prolog
 New Generation Computing vol.1 no.1 pp.145-158, 1983.
- [McCarthy 62] J.McCarthy, P.Abrahams, D.Edwards, T.Hart, and M.Levin
 LISP 1.5 Programmers Manual
 The MIT Press, 1962.
- [Mellish 82] C.S.Mellish
 An Alternative to Structure Sharing in the
 Implementation of a Prolog Interpreter
 Logic Programming (eds. K.L.Clark and S.-A.Taernlund)
 pp.99-106, Academic Press, New York, 1982.
- [Mizoguchi 83] F.Mizoguchi
 PROLOG Based Expert System
 New Generation Computing vol.1 no.1 pp.99-104, 1983.
- [Mizoguchi 84] 溝口文雄、片山佳則、武田正之
 論理型言語Prologの比較検討
 Proc. of the Logic Programming Conference '84
 5-4, Tokyo, 1984.
- [Moto-oka 84] T.Moto-oka, H.Tanaka, H.Aida, K.Hirata, and T.Maruyama
 The Architecture of a Parallel Inference Engine -PIE-
 Proc. of the International Conf. on FGCS 1984
 pp.479-488, Tokyo, 1984.
- [Nilsson 80] N.J.Nilsson
 Principles of Artificial Intelligence
 Tioga Pub.Co., Palo Alto, 1980.
- [Onai 84] 尾内理紀夫、清水肇、益田嘉直、麻生盛敏
 逐次型Prologプログラムの解析
 Proc. of the Logic Programming Conference '84
 9-5, Tokyo, 1984.
- [Organic 73] E.I.Organic
 Computer System Organization
 Academic Press, 1973.

- [Otera 84] 大寺信之、斎藤年史、清原良三、西開地秀和、安井裕
EVLISマシン上のPrologインタプリタと
その動特性
情報処理学会記号処理研究会資料 27-4、1984年
- [Pereira 78] L.M.Pereira, F.Pereira, and D.H.D.Warren
User's Guide to DEC system-10 PROLOG
Department of Artificial Intelligence
University of Edinburgh, 1978.
- [Robinson 65] J.A.Robinson
A machine-oriented logic based on
the resolution principle
J.ACM vol.12 pp.23-44, 1965.
- [Sato 83] M.Sato
Quote: A Prolog/Lisp type Language
for Logic Programming
Proc. the Logic Programming Conference '84
6-3, Tokyo, 1983.
- [Shapiro 82] E.Shapiro
Concurrent Prolog
ICOT Technical Report, 1982.
- [Shimazu 83] 島津秀雄、小長谷明彦、中崎良成、梅村護
ShapeUpにおけるコピイ方式と
シェアリング方式の考察
情報処理学会第26回全国大会 6D-9、1983年
- [Taki 84] K.Taki, M.Yokota, A.Yamamoto, H.Nisikawa,
S.Uchida, H.Nakashima, and A.Mitsuishi
Hardware Design and Implementation of the
Personal Sequential Inference Machine (PSI)
Proc. of the International Conf. on FGCS 1984
pp.398-409, Tokyo, 1984.
- [Takeuchi 84] 竹内郁雄、日比野靖、奥乃博、大里延康、渡辺和文
ELIS-TAOの性能評価
情報処理学会第28回全国大会 3F-2、1984年
- [Takeuchi 83] 竹内彰一、古川康一、E.Y.Shapiro
Concurrent Prolog によるオブジェクト指向プログラミング
Proc. of the Logic Programming Conference '83
5-2, Tokyo, 1983.

- [Tamura 84a] 田村直之、和田耕一、松田秀雄、金田悠紀夫、前川禎男
PROLOGマシンPEKについて
Proc. of the Logic Programming Conference '84
8-2. Tokyo, 1984.
- [Tamura 84b] N.Tamura, K.Wada, H.Matsuda, Y.Kaneda, and S.Maekawa
Sequential Prolog Machine PEK
Proc. of the International Conf. on FGCS 1984.
Tokyo, 1984.
- [Tick 84] E.Tick and D.H.D.Warren
Towards a Pipelined Prolog Processor
Proc. of 1984 International Symposium on Logic
Programming, Atlantic City, 1984.
- [Uchida 83] S.Uchida, M.Yokota, A.Yamamoto, K.Taki, H.Nishikawa
Outline of the Personal Sequential Inference Machine:
PSI
New Generation Computing vol.1 no.1 pp.75-79, 1983.
- [Umemura 83] 梅村譲、中崎良成、小長谷明彦、幅田伸一、島津秀雄、
横田実
文字列処理機能を導入したProlog: ShapeUp について
Proc. of the Logic Programming Conference '83
6-4. Tokyo, 1983.
- [Warren 77a] D.H.D.Warren
Implementing PROLOG -- Compiling Predicate Logic
Programs Vol.1,2
D.A.I. Research Report No.39,40, Department of
Artificial Intelligence, Univ. of Edinburgh, 1977.
- [Warren 77b] D.H.D.Warren, L.M.Pereira, and F.Pereira
PROLOG -- The Language and its Implementation
Compared with LISP
ACM, SIGART/SIGPLAN Symposium, Rochester, 1977.
- [Warren 80] D.H.D.Warren
An Improved PROLOG Implementation which Optimises
Tail Recursion
Proc. Logic Programming Workshop, pp.1-11, 1980.
- [Yamamoto 82] 山本昌弘、梅村譲、小長谷明彦、横田実
文字列処理とアーキテクチャ
情報処理 第23巻 第8号 pp.719-729, 1982年

[Yasui 82]

安井裕

LISPマシン

情報処理 第23巻 第8号 pp.757-772, 1982年

[Yokota 84]

M.Yokota, A.Yamamoto, K.Taki, H.Nishikawa,

S.Uchida, K.Nakajima, and M.Mitsui

A Microprogrammed Interpreter for the Personal
Sequential Inference Machine

Proc. of the International Conf. on FGCS 1984

pp.410-418, Tokyo, 1984.

付 録

<付表-1> 初期のProlog処理系一覧

作成年	作成場所	使用コンピュータ	使用言語	作成者	その他
1970	マルセイユ大学	IBM 360	Alogol-W	P.Roussel	
1972	マルセイユ大学	IBM 360	FORTRAN	Battani, Melloni	③
1975	ブダベスト	ICL-1903/A	CDL	Szeredi et al.	
1976	ウォータールー大学	IBM 370/158 (VM/CMS)	Assembler	Roberts	④
1976	マルセイユ大学	Solar Exorciser	Assembler	P.Roussel	
1976	ブダベスト	IBM 370	CDL	Szeredi et al.	
1977	エジンバラ大学	DEC-10/20	Macro-10, Prolog	D.Warren et al.	⑤⑥ コンパイラ
1978	エジンバラ大学	PDP-11/60 (UNIX)	Assembler	C.Mellish	
1978	マルセイユ大学	Exorciser	Candide	Colmerauer et al.	
1979	ロサンゼルス	PDP-11	FORTH, SNOBOL	Dwiggins	コンパイラ
1979	ロンドン大学	IBM 370	Pascal	McCabe	IC-Prolog⑦
1979	エジンバラ大学	PDP-11 (RT-11)	Assembler		
1979	電電公社	DEC 2020	Lisp	後藤滋樹	DURAL⑧
1980	東京大学	M-280H	UTI-Lisp	中島秀之	PROLOG/KR⑨
1980	ロンドン大学	Z80, 8085 (CP/M)	Assembler		
1981	マルセイユ大学	Apple-II	Candide		PROLOG-II⑩

マルセイユ大学 (フランス) :

Groupe d'intelligence artificielle, Univ. d'Aix-Marseille

ブダベスト (ハンガリー) : Institute for coordination of computer technique

ウォータールー大学 (カナダ) : University of Waterloo

エジンバラ大学 (イギリス) : University of Edinburgh

ロンドン大学 (イギリス) :

Imperial College of Science and Technology, Univ. of London

電電公社 : 電信電話公社武蔵野電気通信研究所

<参考資料>

- ① Coelho,H., J.C.Cotta, and L.M.Pereira
How to Solve It with Prolog, 2nd edition,
Laboratorio Nacional de Engenharia Civil, Lisboa, 1982
- ② 横井俊夫、淵一博
推論機構を内蔵した述語論理型言語Prolog
日経エレクトロニクス、1982年 9月27日号 (no.300) , pp.267-286
- ③ Battani,G. and H.Meloni
Interpreteur du Language de Programmation PROLOG
Groupe d'intelligence artificielle, Univ. D'Aix-Marseille, 1973
- ④ Roberts,G.M.
An Implementation of Prolog
Master's Thesis, Dept. Computer Science, Univ. of Waterloo, 1977
- ⑤ Bowen,D.L.
DEC system-10 PROLOG USER'S MANUAL
Dept. of Artificial Intelligence, Univ. of Edinburgh, 1981
- ⑥ Warren,D.H.D.
Implementing PROLOG -- Compiling Predicate Logic Programs, Vol.1,2
Dept. of Artificial Intelligence, Research Report No.39,40
Univ. of Edinburgh, 1977
- ⑦ Clark,K. and F.McCabe
IC-Prolog -- Language Features
Proc. Logic Programming Workshop, pp.45-52, 1980
- ⑧ Goto,S.
DURAL:an Extended Prolog Language
Lecture Notes in Computer Sciences, Vol.147, pp.73-87, 1983
- ⑨ Nakashima,H.
Prolog/KR User's Manual. METR 82-4
Dept. of Mathematical Engineering and Instrumentation Physics,
Faculty of Engineering, Univ. of Tokyo, 1980
- ⑩ Colmerauer,A.
PROLOG II, manual de reference at modele theorique
Groupe d'intelligence artificielle,
ERA CNRS 363 Faculte des Science de Luminy, Marseille, 1982

<付表-2> Prolog処理系の速度

No	処理系名	機種名	時間 sec	LIPS	文献
1	DEC-10 Prolog I	DEC 2060	0.191	2600	①
2	DEC-10 Prolog C	DEC 2060	0.011	45100	①
3	DEC-10 Prolog F	DEC 2060	0.0095	52200	①
4	横浜国立大学	M-280H	0.0058	85500	③
5	ShapeUp	ACOS1000	0.018	27600	②
6	LONLI	M200H	0.07	7090	②
7	Prolog/KR	M200H	0.24	2070	②
8	漢字Prolog I	MELCOM-COSM0900 II	0.168	2950	④
9	漢字Prolog C	MELCOM-COSM0900 II	0.045	11000	④
10	C-Prolog	VAX 11/780	0.321	1550	①
11	MProlog	VAX 11/750	0.9	551	②
12	K-Prolog	UX-300	1.068	464	①
13	K-Prolog	U-STATION (68000)	0.93	533	②
14	H-Prolog	UT98 (68000)	2.81	177	①
15	Prolog-KABA	PC9801F (8086)	0.722	687	①
16	Prolog-KABA	PC9801 (8086)	1.58	314	②
17	Prolog-1	IF-800 (CP/M)	16.65	30	①
18	Prolog-1	AS-100 (CP/M-86)	17.3	29	①
19	micro-Prolog	(CP/M-86)	8.334	60	①
20	LM-Prolog I	CADR	1.17	424	②
21	LM-Prolog C	CADR	0.13	3815	②
22	電電公社	ELIS	0.0439	11300	⑤
23	富士通	ALPHA	0.0359	13800	⑥

<注釈>

結果はすべて、長さ30のリストのリバース (496 LI)
No.2, 3, 4, 9, 21 はコンパイラ、No.3はfast code オプション時
その他はインタプリタ
No.12 ~No.19 はパーソナルコンピュータ
No.20 ~No.23 はLispマシン

<参考資料>

- ① 溝口文雄、片山佳則、武田正之
論理型言語Prologの比較検討
Proc. of the Logic Programming Conference '84, 5-4
Tokyo, March 1984
- ② 稲葉則夫
汎用機からパソコン用まで出そろった
商用Prolog処理系を比較する
日経エレクトロニクス、1984年11月5日号 (no. 355)
- ③ 小沢年弘、岸川徳幸、中川裕志
高速PROLOG処理系の試作 (その2)
情報処理学会第28回全国大会、2G-6、1984年
- ④ 太細孝、向井国昭、鈴木克志、伊草ひとみ
MELCOM-PROLOGコンパイラ
情報処理学会第26回全国大会 6D-5、1983年
- ⑤ 竹内郁雄、日比野靖、奥乃博、大里延康、渡辺和文
ELIS-TAOの性能評価
情報処理学会第28回全国大会、3F-2、1984年
- ⑥ 服部彰、丹羽雅司、篠木剛、木村康則、岸本光弘
PROLOGインタプリタの構成
情報処理学会第29回全国大会 7B-1、1984年

謝 辞

本研究を行うにあたって、理解ある御指導を賜った神戸大学大学院自然科学研究科システム科学専攻 前川禎男教授（神戸大学工学部システム工学科）に心からの感謝の意を表す。また、熱心な御指導、有益な御助言を賜ったシステム科学専攻 金田悠紀夫助教授（システム工学科）に深く感謝する。本研究をまとめるにあたって、御指導、御助言を賜ったシステム科学専攻 村上温夫教授（応用数学）、松本治彌教授（計測工学科）に厚く御礼申し上げる。また、暖かい御指導を賜ったシステム科学専攻 平井一正教授（システム工学科）、システム科学専攻 田中初一助教授（電気工学科）に深く感謝する。

本研究において、有益な御助言、多大なる御協力をいただいたシステム科学専攻 和田耕一助手に心から感謝する。また、本研究において御協力をいただいた松下電器産業株式会社 野田克彦博士、日根俊治博士、仲辻俊之氏に深く感謝する。さらに、本研究をすすめるにあたって多大なる御協力をいただいた神戸大学大学院自然科学研究科システム科学専攻 小畑正貴氏、松田秀雄氏、神戸大学大学院工学研究科システム工学専攻 小林久和氏、綾部雅之氏、元神戸大学工学部システム工学科 久保康治氏、神戸大学工学部システム工学科 宮本昌也氏に深く感謝する。また、種々の面でお世話になったシステム工学科第4講座の小畑美保子技官、システム工学科の藤井勝宏技官、ならびに第4講座諸氏に深く感謝する。