



A Study on Memory and Digital Architectures for Low-Power Signal Processing

Noguchi, Hiroki

(Degree)

博士 (工学)

(Date of Degree)

2011-03-25

(Date of Publication)

2012-01-11

(Resource Type)

doctoral thesis

(Report Number)

甲5251

(URL)

<https://hdl.handle.net/20.500.14094/D1005251>

※ 当コンテンツは神戸大学の学術成果です。無断複製・不正使用等を禁じます。著作権法で認められている範囲内で、適切にご利用ください。



氏 名 野口 紘希
博士の専攻分野の名称 博士（工学）
学 位 記 番 号 博い第 5251 号
学位授与の 要 件 学位規則第 5 条第 1 項該当
学位授与の 日 付 平成 23 年 3 月 25 日

【 学位論文題目 】

A Study on Memory and Digital Architectures for Low-Power Signal Processing (低消費電力信号処理のためのメモリとデジタルアーキテクチャに関する研究)

審 査 委 員

主 査 教 授 吉本 雅彦
教 授 沼 昌宏
教 授 永田 真
准教授 川口 博

氏名	野口 紘希		
論文 題目	A Study on Memory and Digital Architectures for Low-Power Signal Processing (低消費電力信号処理のためのメモリとデジタルアーキテクチャに関する研究)		
審査 委員	区 分	職 名	氏 名
	主 査	教授	吉本 雅彦
	副 査	教授	沼 昌宏
	副 査	教授	永田 真
	副 査	准教授	川口 博

要 旨

近年、デジタル信号処理技術が目覚ましく進歩し、音声や画像を用いたマルチメディアアプリケーションの実用化が進んでいる。その応用範囲はカーナビ、携帯機器、ロボット、会議の自動筆記、画像・音声検索のインデックス作成など広がってきている。中でもモバイル機器、ウェアラブル機器、知能ロボットなどの発達が進んで進んでいる現在、人間とシステムが自然なコミュニケーションを取るための、ヒューマンインターフェースが注目を浴びている。とりわけ高度な演算が要求される高性能信号処理アプリケーションの一例として音声認識を用いたヒューマンインターフェースが注目されている。ヒューマンインターフェースとして音声認識が十分な役割を果たすためには、大語彙かつリアルタイムな連続音声認識が求められる。そして、ウェアラブル機器やロボットにそのヒューマンインターフェースを実装するためには低消費電力かつ低コストであることが必要不可欠である。現在、半導体の微細化技術の進展により、高性能な汎用プロセッサを用いれば、膨大な演算を必要とする大語彙リアルタイム連続音声認識のソフトウェアでの実現も可能となってきている。しかしこのような高性能な汎用プロセッサは、膨大な電力を消費するため、モバイル機器、ウェアラブル機器、ロボットなどへの実装は困難である。そこで高速かつ低消費電力を実現する大語彙リアルタイム連続音声認識専用プロセッサが求められている。このような高度な演算を要求するウェアラブルやロボットに適用される高性能信号処理アプリケーションにおいては、高い演算性能と低消費電力をいかに両立するかが課題となっている。

また、信号処理を用いたアプリケーションはウェアラブルな応用やロボット応用だけでなく、ユビキタスなアプリケーションとしても注目されている。ユビキタスなアプリケーションでは、人々はマイクやカメラ、システム自体の存在を意識せずに、インタラクティブな体験をすることができる。ユビキタスなアプリケーションの一例として、SNRを向上させるための技術として、マイクロホン複数配置したマイクロホンアレイを用いた音声集音システムがある。音声を用いたユビキタスなアプリケーションでは、音声認識をはじめとする様々な音声知覚認識処理はもちろん、さらには、いかに、信号対雑音比(SNR)の高い音声を集音するかがより重要になってくる。先の音声認識システムにおいてもSNRは、認識精度の向上のためには必須であったが、様々な雑音の存在する環境下での利用が想定されるユビキタスなアプリケーションにおいてはSNRの向上は、より必要不可欠である。マイクロホンアレイを用いた音声集音システムでは、単一マイクロホンでは得られない音の空間的な情報を取得でき、音の到来方向推定や指向性の制御を行うことができる。マイクロホンアレイによるSNRの改善効果や、反射音・残響の抑制効果は、使用するマイクロホンの数が増えるほど向上することが予想される。しかし、マイクロホンの増加につれ、音声信号処理に必要な計算量が指数関数的に増すため、マイクロホンアレイの大規模化はほとんど進んでいない。このようなユビキタスなアプリケーションにおいてはシステム全体をいかに低消費電力に実現するかが課題となっている。

本研究は、ウェアラブルとユビキタスな信号処理アプリケーションのためのメモリとデジタルアーキテクチャの低消費電力化技術に関するものである。第1章において、本研究の背景と目的について言及している。また第2章において音声認識システムの低消費電力化のための課題について記述している。

第3章では、音声信号処理だけでなく、画像処理も含めたデジタル・マルチメディア処理のための低消費電力マルチポートSRAMに関する研究を記述している。マルチポートSRAMは、複数のロジックエレメントが同時にSRAMにアクセスすることができるため、デジタル信号処理において演算サイクル数を削減するのに効果的である。従来のマルチポートSRAMは読み出しポートにプリチャージ回路とキープ

氏名	野口 紘希		
論文 題目	一回路を接続した構成をとり、低電圧での動作と高速動作が困難となっている。提案するSRAMは10トランジスタで構成されたメモリセル構造をとり、従来の6トランジスタメモリセルに読み出しインバータ及び読み出しポート用の伝達ゲートを追加して構成される。読み出しインバータにより読み出しビット線が充放電されるため、読み出しビット線上のプリチャージ回路が不要となる。提案SRAMでは、ビット線プリチャージによる消費電力が削減され、読み出しデータが変化するときのみ消費電力が発生する。90nmプロセスを用いて64kb SRAMを試作した結果、実測結果において120MHzの最低動作電圧を0.85Vから0.77Vまで低減し、この条件下で消費電力を65%削減した。		
審査 委員	第4章では、デジタル信号処理でDVFSを行うために必要なマルチポートメモリの低電圧化技術に関する研究を記述している。第5章のユビキタスなセンサーノードにおいてDVFSを適用し、システム全体の電力を削減するためには、SRAMが低電圧で動作する必要がある。従来、シングルポートSRAMの低電圧化技術として提案されている7トランジスタ/14トランジスタのハイブリッドSRAMを本研究ではマルチポートに拡張する。提案するSRAMは9トランジスタ/18トランジスタのハイブリッド構成をとり、低電圧動作モードと、標準電圧動作モードとでトランジスタ数が変化し、メモリブロックの容量も変化する。本SRAMを使用することで、センサーノードなどのユビキタスアプリケーションで用いられるデジタル信号処理LSIにおいて、低電圧動作モードと標準電圧での高い性能モードとの両立が可能となる。65nmプロセスを用いて128kb SRAMを試作した結果、実測結果において0.45Vでの動作を実証した。		
審査 委員	第5章では、高性能デジタル信号処理の低消費電力化技術の一例として、6万語彙のリアルタイム連続音声認識を実現するための、音声認識システムにおけるメモリ帯域の削減に関する研究を述べている。従来LSIアーキテクチャでは、膨大な演算量とメモリ帯域が問題となり、2万語彙を超える音声認識は困難であったが、提案アーキテクチャでは、GMM演算の高並列化、Viterbi演算アルゴリズム改良、キャッシュの導入、GMM演算とViterbi演算の2ステージパイプラインの導入を行なった。その結果、従来アーキテクチャに比べリアルタイム動作時の必要周波数を、6万語彙で88%削減し66.74MHzでの動作を可能とした。またメモリ帯域を84%削減し、549.91MB/sでのリアルタイム音声認識が可能となった。この時の認識精度は、86.42%であった。		
審査 委員	第6章では、ユビキタス信号処理デジタルアーキテクチャの研究の具体例としてマイクロアレイを用いた音声の集音信号処理を低消費電力化に関する研究を記述している。本センサーノードは発話推定モジュールと音源定位モジュール、そして音源分離モジュールをもつ。システム全体を低消費電力化するために、待機電力をいかに減らすかが重要である。本研究では、音源定位を行う時は標準電圧で駆動し、音源分離を行うだけのときには電圧を下げ、低電圧で動作する動的電圧制御(DVFS)を用いたマルチ電圧モードを有するセンサーノードシステムを提案している。また、発話推定回路を専用ハードウェアで実装し、発話されていない間は発話推定回路以外のすべてのモジュールの電源を遮断する。提案する発話推定モジュールは整数の加算演算、シフト演算、DFEのみで構成され、100kHz動作時、3.49μWでの動作を実現した。		
審査 委員	以上、第3章～第6章で、デジタル信号処理における低消費電力化のために必要なメモリとデジタル回路のアーキテクチャに関する技術について記述し、最後に第7章で本論文を総括し、結論を述べている。これらの研究成果は、3編の査読付論文と9編の国際学会プロシーディングにて掲載されており、今後、ユビキタス社会実現のためのデジタル信号処理技術分野において、 <u>デジタル信号処理LSIの低消費電力化、低コスト化に寄与する有効な手段となり得るものである。</u>		
審査 委員	以上のように本研究は、低消費電力信号処理のためのメモリとデジタルアーキテクチャに関する設計技術について研究したものであり、特に今後のウェアラブルおよびユビキタス環境構築の礎となる重要で価値ある知見を得たものと認める。よって、学位申請者の野口紘希氏は、博士(工学)の学位を得る資格があると認める。		
審査 委員	以上。		

近年、デジタル信号処理技術が目覚ましく進歩し、音声や画像を用いたマルチメディアアプリケーションの実用化が進んでいる。その応用範囲はカーナビ、携帯機器、ロボット、会議の自動筆記、画像・音声検索のインデックス作成など広がってきている。中でもモバイル機器、ウェアラブル機器、知能ロボットなどの発達が急速に進んでいる現在、人間とシステムが自然なコミュニケーションを取るための、ヒューマンインターフェースが注目を浴びている。とりわけ高度な演算が要求される高性能信号処理アプリケーションの一例として音声認識を用いたヒューマンインターフェースが注目されている。ヒューマンインターフェースとして音声認識が十分な役割を果たすためには、大語彙かつリアルタイムな連続音声認識が求められる。そして、ウェアラブル機器やロボットにそのヒューマンインターフェースを実装するためには低消費電力かつ低コストであることが必要不可欠である。現在、半導体の微細化技術の進展により、高性能な汎用プロセッサを用いれば、膨大な演算を必要とする大語彙リアルタイム連続音声認識のソフトウェアでの実現も可能となっている。しかしこのような高性能な汎用プロセッサは、膨大な電力を消費するため、モバイル機器、ウェアラブル機器、ロボットなどへの実装は困難である。そこで高速かつ低消費電力を実現する大語彙リアルタイム連続音声認識専用プロセッサが求められている。このような高度な演算を要求するウェアラブルやロボットに应用される高性能信号処理アプリケーションにおいては、高い演算性能と低消費電力をいかに両立するかが課題となっている。

また、信号処理を用いたアプリケーションはウェアラブルな応用やロボット応用だけでなく、ユビキタスなアプリケーションとしても注目されている。ユビキタスなアプリケーションでは、人々はマイクやカメラ、システム自体の存在を意識せずに、インタラクティブな体験をすることができる。ユビキタスなアプリケーションの一例として、SNRを向上させるための技術として、マイクロホンを複数配置したマイクロホンアレイを用いた音声集音システムがある。音声を用いたユビキタスなアプリケーションでは、音声認識をはじめとする様々な音声知覚認識処理はもちろん、さらには、いかに、信号対雑音比(SNR)の高い音声を集音するかがより重要になってくる。先の音声認識システムにおいてもSNRは、認識精度の向上のためには必須であったが、様々な雑音の存在する環境下での利用が想定されるユビキタスなアプリケーションにおいてはSNRの向上は、より必要不可欠である。マイクロホンアレイを用いた音声集音システムでは、単一マイクロホンでは得られない音の空間的な情報を取得でき、音の到来方向推定や指向性の制御を行うことができる。マイクロホンアレイによるSNRの改善効果や、反射音・残響の抑制効果は、使用するマイクロホンの数が増えるほど向上することが予想される。しかし、マイクロホンの増加につれ、音声信号処理に必要な計算量が指数関数的に増すため、マイクロホンアレイの大規模化は

ほとんど進んでいない。このようなユビキタスなアプリケーションにおいてはシステム全体をいかに低消費電力に実現するかが課題となっている。

本研究は、ウェアラブルとユビキタスな信号処理アプリケーションのためのメモリとデジタルアーキテクチャの低消費電力化技術に関するものである。第1章において、本研究の背景と目的について言及する。また第2章において音声認識システムの低消費電力化のための課題について記述する。

第3章では、音声信号処理だけでなく、画像処理も含めたデジタル・マルチメディア処理のための低消費電力マルチポートSRAMに関する研究を記述する。マルチポートSRAMは、複数のロジックエレメントが同時にSRAMにアクセスすることができるため、デジタル信号処理において演算サイクル数を削減するのに効果的である。従来のマルチポートSRAMは読み出しポートにプリチャージ回路とキープ回路を接続した構成をとり、低電圧での動作と高速動作が困難となっている。提案するSRAMは10トランジスタで構成されたメモリセル構造をとり、従来の6トランジスタメモリセルに読み出しインバータ及び読み出しポート用の伝達ゲートを追加して構成される。読み出しインバータにより読み出しビット線が充放電されるため、読み出しビット線上のプリチャージ回路が不要となる。提案SRAMでは、ビット線プリチャージによる消費電力が削減され、読み出しデータが変化するときのみ消費電力が発生する。90nmプロセスを用いて64kbSRAMを試作した結果、実測結果において120MHzの最低動作電圧を0.85Vから0.77Vまで低減し、この条件下で消費電力を65%削減した。

第4章では、デジタル信号処理でDVFSを行うために必要なマルチポートメモリの低電圧化技術に関する研究を記述する。第5章のユビキタスなセンサーノードにおいてDVFSを適用し、システム全体の電力を削減するためには、SRAMが低電圧で動作する必要がある。従来、シングルポートSRAMの低電圧化技術として提案されている7トランジスタ/14トランジスタのハイブリッドSRAMを本研究ではマルチポートに拡張する。提案するSRAMは9トランジスタ/18トランジスタのハイブリッド構成をとり、低電圧動作モードと、標準電圧動作モードとでトランジスタ数が変化し、メモリブロックの容量も変化する。本SRAMを使用することで、センサーノードなどのユビキタスアプリケーションで用いられるデジタル信号処理LSIにおいて、低電圧動作モードと標準電圧での高い性能モードとの両立が可能となる。65nmプロセスを用いて128kbSRAMを試作した結果、実測結果において0.45Vでの動作を実証した。

第5章では、高性能デジタル信号処理の低消費電力化技術の一例として、6万語彙のリアルタイム連続音声認識を実現するための、音声認識システムにおけるメモリ帯域の削減に関する研究を述べる。従来LSIアーキテクチャでは、膨大な演算量とメモリ帯域が問題と

なり、2万語彙を超える音声認識は困難であったが、提案アーキテクチャでは、GMM 演算の高並列化、Viterbi 演算アルゴリズム改良、キャッシュの導入、GMM 演算と Viterbi 演算の 2 ステージパイプラインの導入を行なった。その結果、従来アーキテクチャに比べリアルタイム動作時の必要周波数を、6 万語彙で 88%削減し 66.74MHz での動作を可能とした。またメモリ帯域を 84%削減し、549.91MB/s でのリアルタイム音声認識が可能となった。この時の認識精度は、86.42%であった。

第 6 章では、ユビキタス信号処理デジタルアーキテクチャの研究の具体例としてマイクアレイを用いた音声の集音信号処理を低消費電力化に関する研究を記述する。本センサーノードは発話推定モジュールと音源定位モジュール、そして音源分離モジュールをもつ。システム全体を低消費電力化するために、待機電力をいかに減らすかが重要である。本研究では、音源定位を行う時は標準電圧で駆動し、音源分離を行うだけのときには電圧を下げ、低電圧で動作する動的電圧制御(DVFS)を用いたマルチ電圧モードを有するセンサーノードシステムを提案する。また、発話推定回路を専用ハードウェアで実装し、発話されていない間は発話推定回路以外のすべてのモジュールの電源を遮断する。提案する発話推定モジュールは整数の加算演算、シフト演算、DFP のみで構成され、100kHz 動作時、3.49 μ W での動作を実現した。

(3 1 6 2 字)