A Study on Circuit Design for Low-Voltage and Soft-Error Resilient SRAM in Nanometer CMOS Technology

https://hdl.handle.net/20.500.14094/D1005946

このアイテムのアクセス数:265件（2026-08-11 08:44 集計）

ファイル	フォーマット	サイズ	閲覧回数	説明
D1005946 (fulltext)	pdf	3.74 MB	97
D1005946y (abstract)	pdf	408 KB	112

メタデータID	D1005946
アクセス権	open access
出版タイプ	Version of Record
タイトル	A Study on Circuit Design for Low-Voltage and Soft-Error Resilient SRAM in Nanometer CMOS Technology
タイトル	ナノメートルCMOSにおける低電圧・耐ソフトエラーSRAMに向けた回路設計技術に関する研究
著者	著者名 Yoshimoto, Shusuke 吉本, 秀輔ヨシモト, シュウスケ所属機関名神戸大学大学院システム情報学研究科情報科学専攻
言語	English (英語)
刊行日	2013-09-25
公開日	2014-09-01
学位授与番号	甲第5946号
学位名	博士（工学）
学位授与年月日	2013-09-25
学位授与機関	学位授与機関識別子 14501 学位授与機関名　　神戸大学 Kobe University
審査員	教授　吉本　雅彦
	教授　永田　真
	教授　的場　修
	准教授　川口　博
請求記号	博い第803号(社会科学系図書館)
カテゴリ	システム情報学研究科
	博士（工学）＞ 2013
	博士論文